ハム三昧

＜カテゴリ　AM受信機　＞

50MHzのAM送信機が出来ましたので、これとペアで使用する50MHz用AM受信機の製作です。

すでに7MHz用として、1KHzステップ可変のDSP受信機がありますので、これを親機とするクリスタルコンバーター（クリコン）をこのDSP受信機の中に内臓させる事にします。　DSP受信機は30MHzまで1KHzスパンで動作しますので、手に入る水晶振動子できりの良い32MHzを選定し、IF周波数が18MHz台となるクリコンにします。

このクリコン部分の配線図です。　50M_clicon.pdfをダウンロード

一般的にはシールドケースのかぶったインダクタンス可変式のトランスを使いますが、最近はほとんど入手不可能です。　生産はされていますがMOQ　１0,000個とかの条件がつきますので、販売店もリスクが大きすぎるのでしょう。　そこで、現在量産中のチップインダクタと表面実装用トリーマーでこれを実現する事にしました。　これらの部品はRSとかDigi-keyで少量でも入手できます。

まずは、BPFの計算です。　ここで計算しました。　TKS.

左は、チップインダクタとトリーマーで構成した50MHz用BPFです。　BPFの計算で、低いカットオフ周波数と高いカットオフ周波数を指定しますが、中心周波数がバンドの真ん中にくるように設定すると、インダクタンスの値が量産品のE12シリーズに一致しなく、かつ、全ての値のインダクタを手持ちしている訳では有りませんので、手持ちのインダクタが使えるようにこのカットオフ周波数を調整します。

手持ちのチップインダクタに1uHが有りましたので、これを使い計算した定数でBPFを作りました。

アンテナアナライザをSSGの代用として、出力端にオシロをつなぎ調整する事にしました。

ところが、トリーマーを回してもピークポイントが見つかりません。　しかも挿入ロスが20dBくらいあります。　このインダクタの仕様を再確認すると、Q無管理品で、コイルのQが必要な場合、Qを管理したインダクタを使うようにとコメントがあります。

サイズが3216でかなり大きなチップインダクタでしたので、QはOKと考えたのですが、使用しているフェライトコアが50MHzまでは対応していないようです。

この1uHインダクタと同じメーカーでQがmin 30と管理されている太陽誘電製のインダクタLBM2612Tタイプを幸いにも手持ちしておりました。　手持ちしていたのは1.5uHのコイルでしたので、再度計算をやり直し、実装した結果、アンテナアナライザの周波数を可変し、その出力をオシロでみている限り、周波数特性は一応50MHzのBPFとして実用レベルであり、挿入ロスも6dB程度である事を確認できました。

IF周波数が18MHz帯ですので、このバンドのBPFも同じように作成しましたが、入出力インピーダンスの関係で直列共振回路によるBPFはうまく行かず、ミキサーの出力は18MHzのタンク回路と2次コイルによるトランス形式の回路としました。　トランスはカーボニルコアに0.28mmφのUEWを22ターン巻いて約5uHのインダクタンスを確保した後、2次側は5ターンとしてあります。

ミキサーは定番のジャンクションFET　2SK241ですが、最初、ソース抵抗の最適値と局発の出力レベルの最適値を探す為、オシロで波形をモニターしていましたが、周波数変換された18MHzのレベルが良く判りませんでした。　そこで、IF出力にスペアナを接続し、18MHzのレベルが最高になるよう定数を選定した結果が左のスペクトルです。

32MHzが局発レベル、50MHzが入力信号、18MHzがIFレベルとなります。　また、14MHzは局発の32MHzとIFの１８MHｚの差分で生じたイメージです。

18MHz以外の不要信号はDSPラジオの内臓フィルターで除去してもらう事にします。

左は、クリコンの全体構造です。　入力は右側の50MHz　BPF側から加えられ、左側のトロイダルコアと、20Pのトリーマーで18MHzに共振させた後、18MHzのDSPラジオに繋ぎます。　中央上に32MHzの水晶発振回路、それに7MHzと50MHzを切り替えるPINダイオード回路と、マイコンからのクリコンON/OFFのコントロール信号により、全体をスイッチングする回路も実装しました。　PINダイオードは大量に手持ちしているインフィニオン製を使いましたが、ここはロームの1SSｘｘｘでも使えると思います。

これを7MHz用AM受信機の基板上に実装した上で、PICのソフト変更を行わないと50MHzを受信しているのかも判りません。

DSPラジオの基板にこのクリコンの基板を２重構造で張り付けますが、DSPラジオの基板の裏側もクリコン基板の裏側も銅箔をべったり貼り付けてありますので、両方の銅箔を真鍮のボスとビスで導電的に結合しました。

全体の配線図　DSP_50M_RX.pdfをダウンロード

次は、PICマイコンのソフト改造です。

一番の問題は、周波数を表示する文字フォントが大きすぎて、５ケタの数値を並べられないことです。　クリコンのハードをコントロールするソフトは簡単に改造出来るのですが、周波数を表示する為に一回り小さなフォントを作るのが最大の問題でした。

このフォントデータの生成器は以前アンテナアナライザの開発のとき、GIF画像をベースに自動生成するプログラムを作ってあったのですが、取説が有る訳でもなく、このTcl/TKのプログラムの復習からせねばなりませんでした。　操作案内は無く、作るフォントサイズやGIFデータの条件によりいちいちソースを手直ししながら操作する必要があるみたいで、GIF文字データを何度も作り代え、やっとフォントデータはできましたが、DSP受信機のプログラムで動かすと、まともに文字が出ません。　結局判った事は、フォントのX方向のピクセルは、８の倍数か８以下でなければ、うまく表示しないという、LCD表示ソフトのバグでした。

フォントコードジェネレーターにはバグは有りませんので、今回使用したソースを公開しておきます。

フォントコードジェネレーターCcord_Generator5.tclをダウンロード

コードジェネレーターがGIF画像を読み込んだ状態のPC画面を添付して置きます。　０から９まで数字の後にスペースの部分がありますが、サンプルでは見えませんね。（スペースだから見えている？）

バグの原因が判りましたので、バグを修正し、正しく文字が表示されるようソースコードを修正しました。　文字が表示できるようになると、50MHz受信機はあっと言う間に完成してしまいました。

完成して、その感度をFT450と比較すると20dBくらい感度が悪そうです。　そこで、50MHzのBPFの後に非同調のRFプリアンプを挿入しました。　このデュアルゲートFETのゲインは約20dBくらいです。

左上は動作確認中の50MHz　AM受信機です。　右上は、アンテナアナライザからATTを介して信号を加えた時のSメーターの振れです。　同じようにFT450へ信号を加えるとSメーターはS9+30dBくらいまで振ります。　Sメーターの感度は自作が勝りますが、実用感度はFT450の方が良さそうな感じです。

自作の送信機にダミロードをつなぎ、音楽を変調したおこぼれ信号をこの受信機で受信すると、ブツブツと小さなノイズがでます。　信号強度がS５から９くらいの時が一番大きくなります。　原因はマイコンとDSP間の通信によるノイズです。　以前FM受信時でもあったノイズでこの時の原因はSメーターのデータ転送のノイズでしたので、FM受信の時だけはSメーター駆動を止めた経緯があります。　7MHz受信時はほとんど気になりませんでしたが、50MHz帯ではFMのときより大きなノイズとなっています。　原因は、DSP基板から出ているハーネスにノイズが乗っており、これをクリコンが拾うもののようです。　ハーネスを束ねたり、ケースの底に押し込むと少し改善しました。　

スピーカーに接続される線に50MHzか18MHzの成分のノイズが乗っているようで、この線を動かすと、ノイズが増えたり、音量が変化します。　MWや7MHzでは異常は起こらないのですが、50MHzの時だけ起こります。　狭い空間にシールドなしでクリコンが同居していますので、対策としては、スピーカーケーブルを2芯シールドに変更しました。　この対策でスピーカーケーブルを動かしてもノイズや音量に変化はなくなりました。

プリアンプ付の回路図DSP_50M_RX2.pdfをダウンロード

残念ながら、完成したこの日の50MHzは実際のAM局はおろか、SSBの局すら聞こえませんでした。

ちゃんと使えるのか心配ですね。

AM_RX50MHz.cをダウンロード

fontF50.hをダウンロード

Font7.hをダウンロード

50MHzの受信が便利なように、ラスト状態をメモリーし、次に電源ONした場合、バンド、周波数、ボリュームレベル、IFバンド幅が復元するようにソフトを改造しました。  また、激しいQSBやオーバー変調の信号を聞くと、パチパチノイズが連続して、了解度が落ちるのを少しでも改善する為、DSPのAM　AGCのパラメーターを少しいじっています。

以下、改善部分の関数です。

void DSPinit() {
    unsigned int Rdata;

 writeDSP(0x04,VOLUME);
 writeDSP(0x05,DSPCFGA);

 writeDSP(0x0F,RXCFG);

    writeDSP (0x2E,SOFTMUTE);
    Rdata=readDSP(0x22);
//    writeDSP(0x22,(Rdata & 0xFCFF) | 0x0200);
    writeDSP(0x22,(Rdata & 0xF0FF) | 0x0200);
    Rdata=readDSP(0x0A);
    writeDSP(0x0A,Rdata & 0x0400);
    Rdata=readDSP(0x22);
//    writeDSP(0x22,Rdata & 0xF3FF);
    writeDSP(0x22,Rdata & 0xF0DF | 0x0240);
//     Rdata=readDSP(0x23);
//    writeDSP(0x23,Rdata & 0xE3FF | 0x1C00);
    Rdata=readDSP(0x3F);
    writeDSP(0x3F,(Rdata & 0xFF88) | 0x0013);
}

全体のソフト　AM_RX50MHz_lastmemory.cをダウンロード

2018年11月の日曜日にFT450にて50MHzをワッチしていると、50.53付近でAMの信号が聞こえます。　RS52くらいです。　広島市の局らしい。　これは幸いと、このDSPラジオをONして聞いてみました。　残念ながらRS31です。　ゲインがまだ足りないようですので、ゲインアップの対策を行う事にしました。　50MHzのBPFの後にFETの非同調アンプを設けていますが、これを同調アンプにして10dBくらいのゲインアップになるように改造します。　ところが、ゲインが上がり過ぎ発振してしまいますので、同調回路にQダンプの抵抗を入れ、同調した時の最大感度でも発振しないようにしました。　アンテナアナライザとATTで確認した結果では6dB以上は感度アップしているようです。

当然、この改造が終わったころには、またしてもAMもSSBも聞こえませんので、改善したかどうかは判りません。　次の機会を待つしかないですね。　

改造後の配線図です。　DSP_50M_RX2A.pdfをダウンロード

2019年1月

約10Km離れたローカル局に協力頂き、AM　2way　QSOが成功しました。　相手局は40Wキャリアにて59+10dB、私の方は8Wキャリアにて５７でした。　受信音は正常で、ゲインも十分という事を確認できました。

この受信機は7MHzも使用できますので、このままにしておき、50MHzトランシーバー用DSP受信機を新たに作る事にしました。　こちらをご覧下さい。

INDEXに戻る

カテゴリー<6m AM >

PLL方式のVFOがなんとか完成しましたので、これを送信機に接続して最終調整です。

最終調整と言っても、すでにいじる所は調整済みですので、動作確認のみになります。

左がPLL　VFOを送信機に接続した状態です。送信機のドライバー段の発熱が大きいので、シールドケースの天板は取り除いてあります。

無変調時の送信出力は12Wでした。　この出力は1時間くらいエージングすると10Wくらいまでダウンします。ドライバー段を扇風機で冷やすと、ゆっくりと12Wまで回復します。

PLL　VFOに変更した事によるスプリアスは以下のようになりました。

左上が1MHzスパンのスペクトルで、DDS　VFOの時有った240KHzのスプリアスは有りません。　また、PWM変調用の210KHzキャリア漏れも60dB以下まで減衰しています。　右上は、100KHzスパンですが、DDS　VFOの時有ったキャリア近傍のノイズベースのスプリアスも改善され、スペック内です。

左のスペクトルは200MHzスパンで、第3高調波までノイズに隠れて判りません。　4次以上の高調波も確認し、ノイズレベル以下でした。　これで、安心してTSSへ保障願いを出す事が出来ます。

左は、400Hzの最大変調状態です。PWM変調器の出力は電源電圧0Vから12Vをフルスイングしていますが、ドライバー段からの漏れが1.5Wほどありますので、写真のごとくキャリアがゼロになりません。　左の波形で、キャリアの幅が一番狭くなっている部分が1.7Wくらいの出力状態です。　この時、変調度計は98%くらいをさします。　しかし、ピーク値は無変調の1.8倍くらいですので、39Wくらいしか出ていないようです。　(13.8Vの電源ですが、変調PWM終段の内部電圧降下と、LPFによる電圧降下でRF段にかかるmax　DC電圧は12Vくらいです。）

この状態で音楽を変調してエージングを続けています。　変調度計の目盛が80%くらいまで振れる範囲では、歪感はほとんど有りません。　変調度計の針が90%を超えるくらいになると、聴感上の歪が感じられますが、音声としては全く問題ないレベルです。　この歪は、変調による歪ではなく、PWM発生器に内臓されている振幅制限回路（リミッター）の応答特性によるもののようです。　振幅変化が無い連続した正弦波の場合、オシロの波形で見ても、実際に音を聞いても歪感は有りません。　また、音量もSSB信号を聞いているときと同等ですので、交信には支障はないと思われます。

FT450のSメーターは変調がかかってもその振れは変わりませんが、FT991のSメーターは完全にプラス変調の振れを示します。　変調がかかると、Sひとつ分くらい大きく振れます。

PLL　VFOの側面をシールドする必要はなさそうですが、送信機の側面に近くなるPLL基板のみはシールドケースで覆うことにし、木製キャビネットに収納する事にします。　木製キャビネットは100円ショップで見つけた物入れです。

左上はシールドで覆われたPLL基板、右上は化粧パネルを張り付けたVFOの正面です。

エージングが2時間を過ぎたころ、突然、出力がダウンし、1W以下になってしまいました。　調べてみると、VFOの出力が極端に小さくなっています。　VFOの逓倍回路の基板に衝撃を与えると時々正常になりますが、その内、また出力小になります。　逓倍回路の20PF　トリーマーを回しても、同調点が有りません。　このトリーマーを取り外して、単体の容量をLCメーターで測定すると、2PFくらいを示し変化しません。　このトリーマーはセラミックの上に電極を蒸着したものでしたが、断線したみたいです。　代わりにPICの水晶発振周波数を微調整する為に手配しておいた20PFのトリーマーに交換しました。　このトリーマーは2個使っていますので、2個とも交換です。　新しいトリーマーで同調させた時、出力が12.5Wまで上昇しました。　左上がトリーマーを交換した逓倍回路の基板です。　今までの物は何か問題のあるトリーマーだったようです。　約30個、20年くらいジャンク箱の中にストックしていた物でしたが、全部廃棄しました。

ここまでの配線図　6m_AMTX_03.pdfをダウンロード

変調の周波数特性が、400Hzで-3dBと、低域をカットし過ぎた音質となっていましたので、100Hzで-3dBとなるようコンデンサC31とC51を変更しました。

PWM生成の為のキャリア（今回は210KHz）漏れを最少にする為の対策は、作成したインダクターの巻始めと巻終わりの距離をある程度確保するのが一番有効でした。少なくともコアの1/4くらい巻線なしの部分を作ると60dBの減衰量は容易に確保できる事が判りました。　その為にはなるべく直径の大きなコアが有利です。　

最終状態のVFO配線図　PLL_VFO_50MHz_2.pdfをダウンロード

TSSへ提出したブロックダイアグラム　6mAMTXblocgdiagram.pdfをダウンロード

TSSに申請してから2週間で承認が下り、総通に変更届を提出しました。 そして1週間後に審査終了となり、交信可能になりましたが。

２０１８年１１月

ドライバー段からのキャリア漏れの為、深い変調がかけられない問題の対策として、ファイナルだけでなく、ドライバー段にも変調をかけてみました。

左がその時の１KHｚ変調波形です。　キャリア出力は7Wまで下がりましたが、かなり深い変調がえられ、見た目、聞いた感じの歪もそれほど大きくなりませんでした。　実際の交信は出来ていませんが、12W　52%変調の信号と、7W　87%の変調信号、どちらが聴きやすいかを、ダミー抵抗へ出力した送信信号にて聞き比べた感じでは、後者の方に軍配があがります。

7W出力を少しでも上げる為、VFOの出力を40mWから80mWまで増加させましたが、出力は8Wどまりでした。　そこで、電圧ロスが多そうなPWMキャリアのLPFとなっているインダクターをフェライトに変え、導線の直径を2倍くらいに増やしてみました。　導線のＤＣ抵抗は確かに減少し、出力は9Wくらいまで上昇しましたが、音の歪は見た目も聞いた感じもかなり悪くなってしまいましたので、元に戻すハメに。

変調をドライバー段までかける、この変更でLPFの負荷抵抗が約半分になってしまいましたので、LPFの再計算を行い、得られたインダクタンスは33uHでしたが、カーボニルコアに1.25SQのりード線を巻けるだけ巻いたところ、27uHしか巻けませんでした。　コイルのインダクタを固定としてPWMのキャリア漏れを60dB以下にすべく、コンデンサの値を吟味しました。

吟味した結果、2段目のコイルの出力端に設けるコンデンサ容量は手持ちの関係で、7.7uFになりました。

そして、左上のスペクトルのごとく210KHzのキャリアもれは-70dBくらいまで対策できました。　この対策の為に追加した3.3uFのマイラーコンデンサは取り付ける場所が無く、終段のシールドケースに貼り付けてあります。

最終的な無変調キャリア出力は、1.25SQワイヤーのLPFが効いて、13.8Vの電源で9.5Wとなりましたが、実際の移動運用で、電源電圧が常時13.8Vという事はありえず、良くて13Vくらいですから、実際の運用状態での出力は8.5Wくらいです。

目標とした10Wキャリア出力には若干不足しますが、これを元の12Wに戻す為には、ドライバーやファイナルのFETの選定からやり直す必要がありそうという事が判ってきました。　この送信機に使っているMOS-FETはIRFI510ですが、これより新しいFETが無いかRSで探しましたが、コストパーフォーマンスの良いFETは見つかりませんでした。　従い、現時点では、ここで、目標達成とする事にしました。　将来、入力容量が小さく応答速度が20nsec以下のFETが出るまで待つ事にします。　　ちなみに、1石、40円のFET　FKI10531はTonとToffの合計の応答速度は16.7nsecで私が見つけたMOS-FETの中で最高のコストパーフォーマンスを有しておりますが、入力容量Cissが1530PFも有り、50MHzでは使えませんでした。

ドライバー段にも変調を掛けたことで、発熱量が減り、当初の予定通りシールドの天板も付ける事が出来るようになりました。　また、2時間くらいエージングしても出力の増減は有りません。

サンワサプライのマイクは中高域が全く伸びず、トランシーバー向きではない事が判りましたので、YAESUの無線機用のマイクに変更しました。　このマイクは、PTTスィッチ付でしたので、その機能を含めて回路変更を実施しています。 また、サンワサプライのマイクの中高域を伸ばす定数変更も実施していましたが、マイクを変更した後も、この定数変更はそのままにしてあります。

最終配線図　6m_AMTX_05.pdfをダウンロード

この送信機が完成しても、交信相手はいないのでは？という心配は現実になりそうです。　この送信機を製作し始めてから、度々6mをワッチしていますが、AMどころかSSBの局も聞こえません。　当地ではコンテスト以外の日に局を見つけるのは無理かも知れません。

平地では信号は聞こえませんので、いざこの送信機を持って山の上にでも移動するとき、受信用にFT450を持っていっても自作の意味が有りません。　そこでDC12Vで動作する、50MHzのAM専用受信機を作る事にしました。

ついでに移動用のアンテナも作りました。

2019年1月

念願のAM　2way　1st　QSOが実現しました。　約10Km離れたローカル局で、途中に山が有り、見通し距離では有りませんが、相手が59+、当局の信号は57で届いているとの事。　Sの差はキャリア出力の差です。　了解度が確保できていますので、やっと交信成功となりました。

このバンドで、セパレート式リグは使いにくい事を実感しましたので、この送信機と別に作成したDSPラジオ+クリコンによるトランシーバー化へトライする事にします。

50MHz AMトランシーバー（PLL VFO）へ続く。

INDEXに戻る

カテゴリ　＜TH77＞

購入してからすでに25年以上経過しておりますが、完璧に動作しているTH77があります。　最近車で走行中に交信をする必要が生じ、マグネット吸着式のノンラジアル2-Bandアンテナをこれに接続し、本体を持って交信しておりました。　ご存じの通り、このトランシーバーをカーバッテリーの13Vくらいで動作させると、その内、本体を握っていられなくなるくらい発熱し、最後にはプレストークSWを押す事さえできなくなります。

そこで、取説を読み直すと、外部スピーカーマイクで、本体を握らなくても送信できる事が判りましたので、この外部スピーカーマイクを手配する事にしました。

TH77の取説にはSMC31,SMC32,SMC33と言うスピーカーマイクのオプションがある事を説明していますが、さすがに25年以上前の商品ですので、ヤフオクで中古品を見つけるか、中古店で該当品を探すしかありません。しかし、ヤフオクはいつでもある訳はなく、常時販売している中古ショップでは4000円以上の価格がついています。　一方、中国製でKENWOODトランシーバー用のセカンドソースも通販で出回っており、こちらは新品ですが送料込で1280円とかの値付けです。　ただし、SMC32互換とは書いてありますが、実際は？です。

カスターマーレビューを頼りにダメモトで購入しました。　SMC32互換と書いてあるスピーカーマイクです。

さっそくTH７７に挿入したのですが、送信モードにはなりますが、変調がかかりません。　また、時々送信も出来なくなります。　さっそく、マイクの裏ブタ止めてあるネジ3個を外して、怪しい所をチェックしました。

線の半田付けの品質が悪いというレポートがありましたので、詳細調べると、矢印で示した黒色のGND線の半田がおかしく、カバーしてあったホットメルトを剥がすと、ハンダがポロリ。　時々送信にならないのはこのハンダ不良（イモハンダ）が原因。

シメシメと確実にハンダし直し、時々送信にならないという現象は出なくなりましたが、変調がかからない症状は改善されません。

動作確認済みのコンデンサマイク単体をTH77のMICジャックに差し込むと、ちゃんと変調がかかります。

マイクを差し込んだ状態で、マイクプラグの根本を押し込むと時々変調がかかります。　しかし、指を離すと変調がかからなくなります。　プラグのモールド部分のサイズが大きすぎるのではと、カッターナイフで削ってみた状態が左上の写真です。

このようにマイクプラグが完全に挿入されず、少し浮いています。　ちなみに、3.5φのマイクプラグのみ差し込むとちゃんと奥まで挿入され、マイクによる変調がかかります。　ただし、この場合、マイクのPTTスイッチは効きません。

原因はスピーカー用の2.5φプラグの長さが規格より長く、これがJackの底に当たり、これ以上挿入出来ていない事がわかりました。　対策はこの2.5φプラグの先端をヤスリで削り、約1mm低くしたところ、左の写真のごとく、MICプラグが奥まで差し込めるようになり、変調がかからないという問題は解決しました。

いざ、交信に使ってみると、本体の内臓スピーカーよりこのマイクスピーカーのスピーカー音質は悪く良く聞き取れません。　これは、もう少しまともなスピーカーに変更し、マイクとPTTスイッチのみを利用した方がよさそうです。　ただし、マイクとスピーカーをセパレートすると、GNDとPTTスイッチが接続されなくなり、送信できませんので、このスピーカーマイク側についているいるイヤホーン用の3.5φJackに別のスピーカーをつなぐ事になります。

一応、走行中でも交信できるトランシーバーシステムが出来ました。　私の車の中で2mトランシーバーは常時使用する事はなく、1年の内に数回しかその可能性は有りませんので、本格的なカートランシーバーシステムを装備する気はなく、この程度で十分です。

ちなみに、このTH77は新スプリアス非対応品でしたので、6ｍのAM送信機をTSSで保証認定してもらうついでに、新スプリアス認定処理（一度廃止して新たに追加）をやってもらいました。　料金はAM送信機と合わせて3000円でした。

INDEXに戻る

カテゴリー<6m AM >

50MHz　AM送信機用のVFOの製作です。

以前、7MHz用に原発振周波数が14MHzのPLL　VFOを作りましたが、200Wの出力がPLL回路に回り込み、PLLがロックしないという初歩的なトラブルで採用を諦め、ジャンク箱行となっていたユニットを探し出し、25MHzのVFOに再トライします。　25MHzを2逓倍して50MHzのVFOに仕上げるアイデアです。　25MHzは1KHzスパンで可変できますので、50MHzでは2KHzステップの周波数アップダウンですが、AMですので、不自由はないでしょう。　前回の失敗を繰り返さない為に、今度は送信機とはセパレートしたケースに収納し、シールドを確実にする事にします。

このPLLに使われているICは東芝のTC9256Pで、40MHzまで1KHzスパンで発振できます。　14MHzの周波数を25MHzに変更し、まずは、そのスペクトルを確認する事にしました。

25MHz用の回路図　PLL_VFO_25MHz.pdfをダウンロード

この回路による25MHzの信号スペクトルを確認しました。

左上が、スパン100MHzのスペクトルで左から25MHz基本波、真ん中が50MHzの第2高調波、右が75MHzの第3高調波です。　この出力の後で、2逓倍しますので、第3高調波はもう少し減衰させて置く必要がありそうです。　右上は10MHzスパンのスペクトルで余計なスプリアスは見えません。

左上が1MHzスパンのスペクトルで、DDSやPLL　ICに有ったスプリアスは有りません。　右上は100KHzスパンで、隣接スプリアスも問題有りません。　原発振回路は純粋なクラップ発振回路で有り、チップインダクタのQは35くらい、バリキャップのQも100以上ありますので、余計なスプリアスは全くありません。

ＰＬＬ　VFOの出力には、基本波より約10dB低い50MHzの第2高調波が含まれていますので、次の段でいきなり2逓倍し、50MHzを得る事にします。

左がこの逓倍回路です。ただし、50MHzのみを選択し、25MHzや75MHzの成分を抑圧する為には、タンク回路のQを確保してやる必要が有ります。

コイルはタップ付のインダクタンス可変式のケースに収まったトランスタイプがベストなのですが、残念ながら入手は無理ですので、カーボニルコア（型番不明）で作る事にしました。50MHzに共振させるLCは1uHと10PFくらいですから、1次側として１３ターン巻くと1.02uHとなりましたので、電源側から2ターンのところにタップを出し、これをコレクタに接続しました。この回路の出力インピーダンスは370Ωくらいです。　出力は2ターンのリンクコイルからとりだしますので、出力インピーダンスも370Ωくらいです。

左上がトランスの2次側の50MHz波形。右上がそのスペクトルです。　50MHz以外のスプリアスで、送信機のLPFでは除去が困難な25MHzと75MHzが-30dB程度まで抑制出来ましたが、まだ不十分ですので、この二つの周波数成分だけは、送信機に送り込む前に対策が必要です。

対策として、この逓倍回路の後段に50MHzのみを増幅するバッファアンプを挿入します。

まずは、最高のQが得られる無負荷状態で、このバッファアンプの出力のスペクトルを見てみる事にします。　これがNGなら根本的な再検討が必要です。

左上がVFO出力で少し歪んでいますが、10Vppあります。　右上はそのスペクトルで、25MHzの低調波はノイズに埋もれて見えません。　問題の75MHzは、-58dBくらいまで減衰しました。　この後のアンプでいくつかのタンク回路を通りますので、さらに10dB以上の減衰は容易です。　それ以上の高次のスプリアスは送信機終段に挿入されるLPFで除去されますので、問題なしです。

左の基板はこの逓倍回路の実装状態です。コイルとコイルの間に見える半固定抵抗は50MHzバッファー段の動作バイアスを調整して、75MHzレベルが最少になるように調整するものです。

PLL　VFOの全体の回路図　PLL_VFO_50MHz.pdfをダウンロード

一応、PLL　VFOとしての基本動作はOKとなりましたので、　これを送信機に接続した時の実負荷をシュミレーションし、かつ送信機が送信状態になっても、回り込みによる障害が起こらないようにシールドケースを検討する事にします。

左上が、25MHz　PLL　unit、真ん中が2逓倍回路、右上がこれらをケースの中に収納し、最終的には側面をシールド板で囲めるような構造にする予定です。

PLL VFOのフロントパネル部分と木製のキャビネットに収納した状態です。　フロントパネルは基板の銅箔面がむき出しですので、完成した暁には化粧パネルを張り付ける事にします。

この完成状態での出力は以下のようになりました。　実際の送信機を負荷として接続すると、出力段のQも下がり、出力レベルもダウンしますので、エミフォロのバッファー段を追加し、かつ出力インピーダンスも50Ωとしました。　下はその状態で50Ωの入力インピーダンスであるスペアナに接続した時のスペクトルです。

100KHzスパンの中の+/-15KHz付近が多少騒がしくなっていますが、一応スペック内です。

ここまでの配線図　PLL_VFO_50MHz_2.pdfをダウンロード　

ここまでの特性を得る為に、まずトランジスタの変更を行いました。　最初2SC3110というftが4GHzくらいの石を使いましたが、50MHzでのゲインが若干不足しているようで、2逓倍回路や次段の緩衝増幅の安定度がイマイチでした。　そこで、手持ちのNXP製のPBR951（ｆｔが８GHｚくらいで50MHzでのゲインは20dB）に変更した上で、緩衝増幅の動作安定の為、エミッタのパスコンを廃止し、かつ抵抗も微調しました。

さらに、この緩衝増幅回路のバイアス電流調整回路に加え、入力レベルも可変できるように1KΩの半固定抵抗を設け、25MHzと75MHz最少状態を調整できるようにしました。

また、アッセンブリ過程で、LCD駆動ノイズがロータリーエンコーダーの入力ラインや基板間のRF信号ラインに乗り、マイコンの誤動作やスペクトルの悪化を引き起こしていましたので、LCDドライブのハーネスは他の回路からなるべく隔離するような線処理を行っています。

PLL　VFOのソースファイルPLL_VFO_50MHz.cをダウンロード

機能的には、50MHｚから54MHzまでを2KHzスパンでカバーします。受信時に、回路をOFFする事も実験しましたが、送信開始時にタイムラグがどうしても出るので、受信時は表示周波数に200KHzプラスした周波数へシフトする事にしました。　出力が40mWくらいありますので、アンテナが接続されていなくても受信機（FT450)のSメーターはS9まで振ってしまいますので、その対策です。

これから、実際の送信機に接続して微調する事にします。

50MHz PWM変調方式　AM送信機 3 (完成)　　　へ続く

INDEXに戻る

カテゴリー<6m AM >

ブロック毎に作成してきた6m　AM送信機ですが、一応ファイナルのLPF以外、全て出そろいましたので、これを移動でも使える送信機に仕上げる事にします。

左上はMAX40W出力のPWM変調器、その右はPWM　LPFで2個のカーボニルコアで構成されます。　この下に横たわるシールドBOX内の回路がDDS　VFOの出力を10Wまで増幅するドライバー。　右側の放熱板を含むユニットがキャリア出力10W、最大ピーク電力40Wの50MHzアンプです。　その他に、コモンモード電源フィルター、50MHz　LPF、スタンバイコントロール回路などがありますが、これらを一つのシャーシの上に組み立てていく事にします。

以前、7MHz用50W　AM送信機に使ったシャーシの中に、50Wのパワーアンプだけが取り付けられた状態で物置に放置してありましたので、これから、５０WのRFアンプを取り去り、今回の50MHzユニットを実装する事にしました。

実装した各ユニットは単体では、動作確認出来ていますが、結合状態での確認はこれからです。

シャーシのサイズが先に決まっていますので、この中に納まるように、現物による配置検討を行い、外気温３７度の屋外で汗だくで加工を行い、やっと完成しました。

左上は、フロントパネル面ですが、電流計と変調度計は100uAの電流計をベースに目盛板を自作しました。　50MHz　ドライバーやファイナルステージがかなり大きくなり、シャーシの中にうまく収まりません。　この為、電源入力部分に挿入した5Aのコモンモードフィルターの上に、送受信切り替えのリレー基板を載せなんとか、全部を収納しましたが、50MHz　LPFは後日、そのサイズを含めて検討する事にします。

まだ、アンテナにはつなぎませんので、ダミー抵抗を接続して、変調の状態を調べる事にしました。

左上が400Hzの信号で変調した時の波形です。　この時の出力は10.6Wくらいを指しています。　この状態が最大変調度の状態で、　PWM　ICのリミッターが効いて、いくら入力を上げても変調はこれ以上深くなりません。　波形的には、物足りない感じがしますが、実際に音楽を変調すると、受信機（FT-450)からは、SSBの時と同等の音量で聞こえますので、実用上の問題は有りません。　左が音楽信号による変調波形です。　一応リミッターが効いており、これ以上、変調度は深くなりません。

この送信機のファイナルの電源電圧を0Vにして、送信状態にすると、出力が1.5Wくらい出ます。　ドライバー段の10W出力がファイナルをスルーして漏れてくるもので、変調波形の最小値がこれ以上小さくならない原因にもなっています。　ただし、波形を見ている限り、大きな歪はなく、実際に音楽を変調した場合でも歪感はありません。

左上は、この送信機の外部VFO、右上は、電源電流とエージング中の変調度です。　電流計は当初MAX15Aの目盛でしたが、実際の消費電流は13.8Vの電圧の時4Aくらいですので、MAX10Aの目盛に変更しました。　このアンプの計算上の効率はかなり悪いです。　その最大の原因はドライバー段が常時10Wで動作している事のようです。　現実に、ファイナルより、ドライバー段の発熱が大きくなっています。　この為、ドライバー段のシールドケースの天板は廃止しました。

ファイナルとアンテナ端子の間に挿入する50MHz用LPFを作成します。　いつものURLで計算した定数は次のようになりました。

 この計算結果から、両面基板を切り出して作成したLPFが以下になります。

コイル毎に両面基板によるシールド板で個室化し、三つの部屋にそれぞれコイルを置きます。　各壁を貫通する導体とケースグランドの間の静電容量は平均して2.7PFくらいでしたので、入力と出力端の壁には約22PFのコンデンサを付け、真ん中のコイルの両端には100PFのコンデンサを接続しています。　

当初、50.5MHzに於けるSWRは1.5くらいでした。　コンデンサはそのままで、コイルを伸ばしたり縮めたりして、SWR最少状態にカットアンドトライしました。　一応50MHz用のLPFですが、50MHz以下の周波数帯でのSWRは制限が有りませんので、とにかく50.5MHzでSWR最少になるよう調整します。　結果、SWR最少値が1.23となり、その時の真ん中のコイルは写真のごとくかなり小さいインダクタとなりました。　この状態でLPFのケースに蓋をかぶせ、導電糊の付いた銅箔テープで密閉しました。　この状態でのSWRは1.22となっていましたが、LPF無しの時のSWRが1.2くらいでしたので、ロスは少ないと思われます。　実際、LPF無のときの出力は10.5Wでしたが、このLPFを通すと、12Wになります。　多分、LPF無しのときの歪が上下非対称で、半端整流でレベルを検知していますので、上下非対称が改善された結果、真の出力を表示するようになったのでしょう。

完成したLPFをファイナルとアンテナリレーの間に実装しました。　ファイナルのタンク回路のバリコンのすぐ横に縦に配置しましたが、その間にには気持だけの銅板によるシールド板を取り付けてあります。 その状態でのアンテナ出力の高調波レベルが右側になります。　第2高調波は-63dBくらいに収まり、3次は-58dBくらい、4次以上の高調波は-65dB以上の減衰となっております。 これは、LPFのケースやファイナルのケースのアースを検討し、全ての高調波が-60dB以下になるようにします。

次にPWM変調のキャリア漏れを確認しました。

左上はアンテナ出力におけるPWMキャリア漏れです。　配線図通りの定数ですが、LPFの効果があまり出ていません。　それに、210KHzと240Khz付近に2本のスプリアスが有るのが気になります。　PWM変調回路のコイルとコンデンサを吟味したところ、RF段の電源インピーダンスが3.5Ωではなく5.5Ωである事がわかりましたので、コイルを少し大きくする必要が生じましたが、面倒なので、3次のLPFを4次LPFに変更したところ、右側のスプリアス特性となりました。　210KHzと420KHz付近の2本のスプリアスは無くなりましたが、240KHz付近のスプリアスは、しつこく残っています。　また、キャリア近傍の+/-15KHz付近もかなりのレベルのスプリアスが残り、明らかにスペックアウトです。

変調回路のGNDやパスコンを色々いじりましたが、この240KHz付近のスプリアスは一向に改善しません。

困り果てて、スプリアスがどこで発生しているか、終段から前段に向かってスペアナを接続替えしていくと、なんとDDS　VFOの出力で、この240KHzのスプリアスが出ておいるではありませんか。

以前、DDS　VFOのスプリアス検討を行いOKを出していましたが、240KHz付近と15KHz付近のスプリアスは未確認でした。

6mの送信機は多分OKレベルですが、DDS　VFOがまだNGである事が判った次第です。

とりあえず6m送信機はこのままで、再度50MHz用DDS　VFOを検討する事にします。

左は、その再検討の初日に、見つけた7MHz付近の周波数をDDSが出力したスペクトルです。　約240KHzのスプリアスはPLL　ICによるものとばかり考えていましたが、実は、DDSでも発生していました。　左の画像では+/-300KHz付近にスプリアスが見えますが、周波数を変えると、この300KHzの周波数もランダムに変化し、最もキャリアに隣接した場合200KHzを切る周波数で現れ、そのレベルはいつもキャリアのピークに対して-40dBくらいです。　この200-300KHz離れたスプリアスはDDSとＰＬＬが原因していますが、キャリア近傍のスプリアスはPLL　ICだけの原因のようです。　このようなスプリアスに対して、その技術力が信用できるアナログデバイス（アナデバ）の技術資料からも、ＰＬＬ　ＩＣのキャリア近傍のスプリアスを-60dB以下に抑制するのは、かなり困難である事が、うかがえます。　

かくして、AD9833による送信機用原発振器は実用不可との結論に至りました。　送信機は出来ましたがVFOがNGとなりましたので、クリスタルOSCか手作りのPLL　VFOを開発できるまで、オンエアどころか、TSSへの申請もお預けとなりました。

ここまでの配線図です。　6m_AMTX_02.pdfをダウンロード　

50MHz PWM変調方式　AM送信機 2 (PLL VFO)　へ続く。

INDEXに戻る

カテゴリー<6m AM >

6ｍ　AM送信機用のPWM方式変調回路を一から作ります。　7MHz用で最大ピーク出力800Wの変調回路を一度作っていますので、今回はピーク40Wであり、7MHz用をスケールダウンして作る事にします。　

PWM変調ICは秋月で購入したPAM8012というICを使います。　このICは以前、AMラジオのパワーアンプとして利用した事がありました。　7MHz用で使用したTPA2006との違いは、基板の占有面積が小さいというメリット以外に、内部に振幅制限回路が内臓されており、リミッターアンプのTA2011が不要になる事です。　ゲイン配分を最適化すると、かなりの範囲のレベルでPWMアンプの出力端の波形のクリップは起こらない回路が実現できそうです。　実際の予備検討でも、PWMアンプの前段がクリップするくらいの大入力でもPWM出力はクリップしませんでした。

もうひとつ、フォトカプラ―のICを高耐圧品に変える事です。　7MHz用で使ったTLP552のVCCは５Vで、変調終段をフロートする回路内に5Vの電源が必要でしたので、8Vの3端子レギュレーターとLEDでかろうじて5Vの電源を実現出来ていましたが、この５V電源回路を廃止するのが目的です。

選んだフォトカプラーはH11L2という品番で1MHzのクロックでも動作します。　そして、正弦波の1KHzを加えた状態では、オーディオ信号がクリップしない限り綺麗な波形をしていますが、一旦クリップすると、左の波形のごとく、かなりのスプリアスをまき散らす結果になりそうです。　原因は、ターンオンやタ－ンオフ時間が最大で4uSecもあり、これが為に、波形がクリップする状態での急激な変化に追い付いていけない事のようです。　フォトカプラ―を選定する時は、オーディオ信号がクリップする時のスプラッタを見ておかないとヤバイ事になります。　ところで、TLP552はすでに生産中止になっていますが、東芝は代替えとして、TLPN137を推奨しています。この代替え品の方がより高速です。　RSでバラ売りされています。

結局、H11L2は使えなくなりましたので、まだ手持ちしていたTLP552に戻し、5Vの3端子レギュレーターを追加しました。　FETドライバーはTC4422のままですが、このICの耐圧は16Vあり、変調終段のFKI10531のゲートソース間耐圧は+/-20Vありますので、安定化電源は5Vのみとして、従来あった8Vの3端子レギュレーターは廃止しました。

この変調回路の基板内に変調度計の回路も入れ込みましたので、回路図は一見複雑になった様に見えます。　6mAMTX_MOD180630.pdfをダウンロード

左上が変調回路全体の部品挿入面です。　右上がその裏側です。　小信号の部分は0.05mm厚の銅箔でGNDを結んでいますが、変調終段の大電流回路はGNDもホットも0.3mm厚の銅板を敷いて、回路が不安定にならないようにしています。

PWM出力のLPFですが、RFアンプの計算上のインピーダンスは3.45Ωとなりましたので、このインピーダンスで3次LPFを計算すると、以下のようになりました。

このLPFは計算通りに行かないと言う事は7MHzのAM送信機にて、経験済みですが、最初の取り掛かりが、どのくらいのインダクタンスが最良なのか判りませんので、まずは計算で得られた定数でコイルを作り、その後、聴感で決めていく事にします。

左は、計算通りに作成した2個の55uHのインダクターです。　LANケーブルから取り出したAWG24のツイスト線を、2重のままカーボニルコアに巻いたものです。　ほどけないようにビニールテープで巻いてありますが、実装段階では、もう少し綺麗に処理します。

計算上のコンデンサの値は9.2uFでしたが、手持ちの2.2uFマイラーコンデンサ4個をパラレルに接続し、8.8uFのコンデンサを実装しました。　RF回路が動作確認できるようになったら、LCの定数を吟味する事にします。

変調回路の周波数特性です。

赤がRF段につながるLPFの出力端に於ける周波数特性です。　青色は変調度計の周波数応答特性です。　1KHzをピークとして、300Hzから3KHzまでお椀型の特性をしており、音楽の音質には向きませんが、音声の了解度は電話機並みの特性をしております。

現状の配線図6m_AMTX_01.pdfをダウンロード 　（RF部は動作未確認）

今回、移動にも使えるという目標で、この送信機を設計していますので、ホームで使うダイナミックマイクは使えません。　そこで、携帯トランシーバー用のPTT付マイクをさがしましたが、これが以外と高価です。　インターネットショップを検索していると、サンワサプライのコンデンマイクで、MM-MC1というPC用のスタンドマイクが見つかりました。　価格は送料込で600円弱。　マイク出力に負荷抵抗となる2.2KΩ越しにDC4.5Vを加えると動作します。　感度は普通のダイナミックマイクと同じくらいですが、無指向性ですから、マイクボリュームを絞り気味にして使う事にします。　オシロをモニターとして、マイクから20cmくらいの距離から普通にしゃべって変調度計が80-90%くらいを指示するようにOPアンプのゲインを調整しました。

左は、この記事の中で紹介したサンワサプライのコンデンサマイクMM-MC1です。　このマイクは無線通信には向かないという事が判りましたので、レポートする事にします。

インターネットや単純に録音する高S/N環境で使う場合、周囲の高音域のノイズが邪魔になる為、高域カットを行うと了解度が向上する事は知られており、このマイクの周波数特性は、これを意識したもので、1KHz以上ではかなり高域カットを行っているようです。　ところが、この送信機では、3KHz以上の変調を極力抑える為に、3KHzのLPFを内臓させている事に加え、受信機のIFフィルターで高域をばっさりカットしていますので、マイク単体の高域カットと合わせて、了解度を著しく損なう音質になっています。　この為、S/Nの悪い無線環境では、かなり音量を上げないと、なに言っているのか良く判りません。　回路的に中高域を増強する手段をマイクアンプに追加して見ましたが、　この了解度の改善は不可能でした。　マイクを手で握りしめ、音響特性が変わるような細工をすると、中高域が出力されるようになるので、このマイクは構造的に中高域が減衰するような特性に設計されているようです。

以上のことから、このマイクは送信機用には不向きと判りましたので、YAESUのトランシーバー用に設計されたハンドマイクに変更しました。　このYAESUのマイクもコンデンサマイクですが、音質は、トランシバーで使用したとき、最適な音質になるよう設計されています。　

変調器も出来ましたので、電源や、スタンバイ回路、50MHz　LPFなどを実装する為に、シャーシ加工に取り掛かります。　50MHz PWM変調方式　AM送信機 1　へ続く。

INDEXに戻る

＜カテゴリー：DDS＞

PLLを使った逓倍用ICを入手し、そのスプリアス特性も良好でしたので、作成済みのDDS　VFOの中に組み込む事にしました。 （その後、後述のごとく、スプリアスは送信機には使えないレベルである事が判りました。）

PLL逓倍IC　ICS501は、最少出力周波数が13MHz以上という条件がありますので、今まで10MHzは5MHzから2逓倍としていたのがNGとなりました。　従い、10MHzもDDSから直接出力させる事にし、LPFを作り代えました。

手持ちの部品から、そこそこ使える定数を決めたのが上のLPFグラフとLC定数です。　PLL　ICのクロック入力レベルが3.5VPP以上必要なため、アナログ回路のゲインの調整を行い、各定数を見直しました。

回路図 DDS_multi_VFO180709.pdfをダウンロード

左上がDDS　VFO基板にPLL回路を追加し、PLL回路をバイパスしてDDSからのダイレクトに出力する為にリレーで信号の流れを変えています。　右上はその基板の裏側ですが、しばらく時間が経つと、判らなくなるくらい混んできました。

なんとか、シールドBOXの中に全てが収まりました。

PLL ICの逓倍倍率を指定するのは、S0とS1の2本の端子を使用しますが、この端子の入力仕様は少し特殊になっています。通常のH(5V)とL(0V)の他にトライステートモードがあり、HでもLでも無いというポジションがあります。データシートでは、Mという表示がされています。　このモードをPICマイコンで作り出すには、PICマイコンの端子を入力モードにしてやれば実現できます。　このような仕様なので、通常2本のi/oの場合、4モードしか実現できませんが、このICは9モードを実現しています。　使用可能な逓倍倍率は、2倍、3倍、4倍、5倍、6倍、8倍と、ハムが送信機を作るときとても便利です。　今回のDDS　VFOには、2倍、3倍、4倍、8倍だけを使いました。

ソースコードDDS_multi_VFO_ICS501.cをダウンロード

左上が7MHｚの出力波形。LPFのカット周波数を10MHzくらいまで上げましたので、線が太く表示されています。　右上は50MHzの出力波形です。　その他のハムバンドの周波数も出力可能ですが、これほど綺麗では有りません。　当初から7MHzと50MHzのAM、CW送信機を想定していますので、他の周波数が必要になった場合、都度検討する事にします。

たちまちは、50MHz　AM送信機のVFOとして使用します。　このVFOを使った50MHz用AM送信機の製作はこちらを参照下さい。

50MHz用AM送信機に使った結果、キャリア+/-240KHz付近のスプリアスと、キャリア近傍のスプリアスが新旧スプリアス規制いずれも不適合となる事が判りました。　結局このDDSとPLL逓倍ICは送信機には使えないという事が判った次第です。

左上はDDS　6.25MHz出力をPLL　ICで8逓倍したときのVFO出力。　右上は7MHz付近をDDS単体で出力した時の出力です。いずれも、送信機に要求されるスプリアスは不適合で、これらのスプリアスは後段のフィルターで取り除く事は出来ません。

このDDSの出力に現れる+/-300KHzのスプリアスについて検討を始めました。

DDS VFO AD9833　名誉挽回  に続く。

INDEXに戻る

カテゴリー<6m AM >

6m　AM用の終段ステージはドライバー及びプリドライバーの検討が終わりましたので、次にDDSで作られた6.25MHzの信号を8逓倍して、50MHzを得る回路の検討です。

8倍逓倍はダイオードダブラーを3段シリーズに接続して8倍を得るつもりです。　回路は以前作成した、7MHzのVXO出力を14MHzに2逓倍する回路をベースに定数を最適化して実現します。

ｗ

８逓倍回路の回路図　6mTX_multi8.pdfをダウンロード

この回路図の各定数は50MHzを得るQ3までは、実際の値を示します。Q3から後段のプッシュプル回路はまだ実装されていません。

50Mhzで十分なゲインを得ようとすると、低周波用の2SC2712のようなｆｔが80MHzくらいのトランジスターでは、不十分で、ftがGHz台のトラジスターが必要となってきます。　GHz台のftを有する小信号用トランジスタのVCEは12Vかそれ以下の事が多く、後日、入手で困らないように5Vの電圧で動作させ、最後にファイナルステージの必要出力0.5Wを確保するようにします。

実験回路では、12.5MHzまでは、低周波用の2SC2712ですが、25MHz以上はNXP製のftが8GHzのトランジスターを使用しています。　このトランジスタは東芝やルネサスのGHz台のトランジスターに置き換えるのは簡単です。　各逓倍段で、ダイオードの負荷抵抗とエミッタ抵抗を吟味し、ベース抵抗は可変抵抗器で最適値を求め、固定抵抗に置き換えるとい作業で完結します。

各ステージの波形を以下に示します。

左上がDDSの出力の周波数6.25MHzでQ1のコレクタ波形です。　右上が、2逓倍した12.5MHzのQ4のコレクタ波形です。

左上がさらに2逓倍して25MHzになったQ2のコレクタ波形、右上が、最後の2逓倍で50MHzになったQ3のコレクタ波形です。

左はこのQ3のコレクタ波形のスイープ時間を10倍にしたもので、周期的に振幅が変化するAM変調がかかっています。　オシロのトリガは、一定のレベルでかかりますので、拡大すると、FM変調がかかっているように見えます。　この50MHzの信号を受信機で聞いた感じはCWやFMを含めた全モードで違和感はありませんでした。

この波形の状態の時の周波数スペクトルを見たのが左の画像です。

確かに50MHzの信号は生成されていますが、基本波となる6.25Mhzおきに、きれいにスプリアスが生じています。　これをフィルターで除去するのは、至難の業です。　ダイオードダブラーでは、効率よく逓倍ができますが、その波形をみている限り、2倍1段が実用レベルで、今回みたいに3段もシリーズに接続すると、手の付けようが有りません。

8倍逓倍の方法は、もっとスプリアスの少ない、PLL方式に切り替える事にし、PLL8倍逓倍ICを手配する事にします。

選んだPLL　ICは　ONセミコン（台湾）のNB3N2302。　RSで入手出来ます。

上が、このPLL　ICの回路図です。　4番ピンと5番ピンをH（５V)にすると、8倍の逓倍回路として動作します。

データシートを見ながら、ピッチ変換基板と蛇の目基板上に組み立て、テスト開始。

全く動作しません。　消費電流が60mAくらいになっています。データシートではMax50ｍA。　異常動作です。配線が間違っているのか、何度もテスターを使いチェックしましたが、異常は有りません。　しかし、入力をゼロにすると消費電流はゼロになります。　出力端子をオシロで見ていると、かなり小さいレベルでRF信号が見え、拡大すると、ロックしていないVCOの発振波形です。　かなり悩んだ末、判った事は、入力レベル不足であったという事です。データシートでは、入力Hレベルは2V以上となっていましたので、オシロで入力レベルをチェックしたのですが、オシロのレンジの読み間違いで、実際は2Vppしかなく、これに気付かなかったのが原因でした。

入力を4Vppまで上げると、PLLの出力レベルが大きくなり、ロックし、消費電流も13mAくらいに下がります。

50MHzのSSB受信機でビート音が綺麗に聞こえます。

上の左も右も50MHzで、オシロのsweepを変えただけです。　この状態でスペアナを接続してみました。

左上が50MHz出力のスペクトルです。右上はこのPLLの入力となるDDSの6.25MHz出力です。

50MHzのスプリアスに問題があります。50MHzのキャリアの両脇に約4MHzくらい離れてスプリアスが出ています。そのレベル差は-40dBくらいで、スプリアス規定でアウトです。　入力の6.25MHzにはこのようなスプリアスは無く、これは、PLLの内部で発生しているものです。

せっかく、ICを手配しましたが、このPLL　ICは使えない事が判りました。　RSで入手可能なPLL逓倍ICでMOQが2で1個260円というIDT（USA)製のICS501というのが見つかりました。　海外在庫との事で、日曜日の夜注文して、木曜日に届きました。　今回は緊急という事でこのICのみにしましたので、送料450円により、単価は約2倍になってしまいました。

 このICの周辺回路図です。パスコン以外何も有りません。

左上がエミフォロの出力波形で50MHzです。　右上は第3高調波まで見えるスペアナ画像です。センターが100MHzですから、左側の1本のスペクトルが50MHzで余計なスプリアスも、低調波も有りません。　第２、第3高調波がかなりのレベルでありますが、これは、終段のLPFで綺麗に除去できますので、全く問題有りません。

やっと8倍逓倍のVFOの目途が立ちましたので、これから、PWM変調回路の作成に移ります。

6m AM用変調回路（PWM方式） に続く。

キャリア周波数+/-500KHzのスプリアスを未確認でした。　これを確認した結果、AD9833を使ったDDS　VFOとPLL逓倍ICを使ったVFOは送信機には使えない事が判りました。　

左のスペクトルは、改めてDDS　VFOの50MHz出力を1MHzスパンで見た状態です。　キャリアから約250KHzの周波数でスプリアスが有り、かつこのレベルが送信機のスプリアス規定を満足しません。　また、キャリア近傍のノイズ状態のスプリアスもスペックが-60dBですから、これもNGです。

INDEXに戻る

カテゴリー<6m AM >

7MHzの200W　AM送信機が完成し、1st　QSOも終わりましたので、次のテーマとして6m用PWM　AM送信機と決めました。　技術的に目途が有る訳ではありませんが、途中で投げ出す事も可という条件で始める事にします。　ただ、このテーマの最大の問題は、もし首尾よく送信機が完成しても、交信する相手がいないという事ですが。　

目標は移動運用可能な、電源電圧DC13.8V、キャリア出力１０WのAM送信機とします。

以前私が勝手に定義した周波数限界（仕様書上で規定される総遅延時間の逆数）はとても50MHzには及ばず、せいぜい半分くらいしか確保できないようなFETでも50MHzのパワーアンプが可能なのかの実験です。 さらに、FETのゲートの入力容量が小さなFETは、Rdsが比較的大きく、13.8Vの電源では数Wしか出力できないとう現実もありますので、どこかで妥協点を探す必要があります。　これらを加味して素子選択を行います。

実験用のパワーアンプ回路図でず。AMTX_6m_PAmp.pdfをダウンロード

私が手持ちしているFETで、入力容量が小さく、最高の限界周波数、約21MHzのスペックを持つIRFI510（VISHAY製）のプッシュプル（PP）で回路を組みました。

左上がパワーアンプの部品挿入面、右上がそのチップ部品装着面です。部品実装状態は2パラプッシュプルですが、実際はシングルプッシュプルで配線されています。

限界周波数が目標50MHzの半分にも満たないFETですが、出力ゼロではなく、なにがしかの出力が得られます。　ただし、E級増幅はおろかC級増幅もできず、かろうじてB級増幅が位相遅延を起こしながら実現できているアンプです。

この状態でDC電源が供給可能な最大18.4Vで出力を測定してみました。

入力はFT450からキャリア注入しますが、シングルPPと2パラPPでは入力容量が異なりますので、そこは直列に挿入したトリーマーで調整し、いずれもSWR1.3以下で、2.2Wのドライブです。　ゲートにDCオフセットを加えて、無信号時のドレイン電流がゼロの範囲で、ゲート電圧が少しでも高くなるように半固定抵抗を調整する事にします。　

FETシングルのPPドライブで8Wの出力が得られました。　動作モードとしてはB級に近い状態です。　この動作モードのままで、2パラプッシュプルにしたら同じVDDで５Wしか出ません。　多分、入力回路や出力回路の容量が2倍になった事で、ゲートドライブ不足に加え、インピーダンス不整合と最大回路効率の条件のアンマッチから出力不足になった為と考えられます。　ここで、入力レベルを上げても出力は頭打ちでした。

次に、ゲートDCバイアスを調整して、アイドル電流が2石で190mAになるようなAB級動作にすると10Wの出力が得られました。　この動作モードはリニアアンプの世界ですが、目標とする40Wの出力はVDDを３７Vくらいまで上げないと実現できません。　出力トランスの2次側巻き数を2ターンから3ターンに増加させると、かえって出力が落ちてしまいました。

1個60円台の安いMOS-FETで50MHzのリニアアンプが出来る事は判りましたが、その時のVDDは車用バッテリーの13,8Vとはかけ離れており、今回のテーマである50MHzアンプは無理と諦める事にしました。　やはりここは移動運用が主になるカーバッテリーで、10WのAM送信機（ピーク40W）の実現に向けて再検討する事にします。

再検討するFETはFT450のドライバー段に使用されている三菱のRD16HHF1というHFパワーアンプ用FETです。　

データシートによれば、30MHzに於いて、DC12Vで16Wくらいの出力が得られると書かれており、何よりも現在量産中のFETであるという事です。　それに、価格が370円くらいと、この種のFETにしては、安く売られています。　これを4個ゲットし、今までの基板に実装してみる事にしました。

AMTX_6m_PAmp_RD16HHF1.pdfをダウンロード

左は、このFETをプッシュプル回路にして、実装した状態です。　このFETのフィンはソースになっており、放熱板に取り付ける時、絶縁の必要が有りません。もちろん、基板上でソースはGNDに接続しますが、3本足のセンターがソースに割り当てられていますので、基板内の配線も楽です。

この実験基板で、VDDを１２Vに固定し、50MHzの入力を加えた場合、C級やB級の動作では、出力はほとんど出ません。　データシートでは30MHzの0.6Wの信号でドライブし16W以上出力が出るとなっていますが、その時のIidleは0.5Aとなっています。　ただし、このデータシートの数値はシングル動作でプッシュプル動作ではありません。

これらの事を加味して、50MHzなら多少パワーは下がるだろうが、プッシュプルにしたら、16W以上は出るかも知れないと実験を開始したのでした。

結果は以下のようになりました。

三つのデータが有りますが、変更したパラメーターは出力トランスの巻き数比のみです。　そして、出力は2次側を2ターンの時が一番大きくなっていますが、2次側を1ターンにした時が効率が良いという結果が出ています。　これは、写真でも判るように、終段1次側コイルを通常のAWG24ワイヤーで作ってあり、パワーアンプで良く使うパイプ状のコイルになっていません。　コイルをパイプ状にする理由は表皮効果による高周波抵抗を小さくするのが目的ですので、現在の1次コイルの高周波抵抗はかなり大きく、効率最大と出力最大が大幅にずれてしまっているのでは思われます。

ここで、ひとつヒントが得られましたので、7MHzのパワーアンプで採用したような、パイプ構造のメガネコアを作る事にします。

この6m用メガネコアは銅パイプとガラエポ両面基板で作る事にしました。銅パイプも基板もフェライトコアをビニールテープで固めた後、寸法を測り加工しています。 コアは手持ちの分割コアで、プラスチックカバーにはKRFC-6というマーキングが有りましたので、北川工業の10MHz～50MHz用のコアでした。

左はこのメガネコアを基板上に実装した状態です。　出力トランスの2次側に従来直列共振によるタンク回路を挿入していましたが、トランス1次側のインピーダンスが低下した事が影響して、直列共振状態の時のミスマッチが増大し、共振ポイントが判らなくなりましたので、出力はT型インピーダンス変換回路に変更しました。

AMTX_6m_PAmp_RD_PiOut.pdfをダウンロード

また、出力トランスの2次側を１，２，３ターンと変化させますが、都度、最大出力になるようTマッチ回路を調整しました。

結果は下の表の通りで、パイプによる高周波抵抗の抑制がかなり効いて、やっと、2次側3ターンの時の出力が最大となりました。

この回路構成でRF入力を2Wまで大きくしても出力は変化なしです。　ちなみに、2次側巻線を3ターンとした状態で、VDDを6.9Vまで下げると、出力は6Wとなりました。　AM送信機の場合、VDDの2乗に比例して、出力が変化する必要がありますが、現在の状態では、AM送信機にはなりません。　目標は6.9VのVDDで10W、13.8Vのとき40Wの出力ですから、まだまだ目標には遠いです。

FETそのものの限界なのか？　回路構成が悪いのか？　試に周波数を28MHzして実験してみました。

VDD 12Vにて17Wが最高でした。　このFETのデータシートにあるのは、かなり大きなストリップラインを使ったQの高い30MHzオンリーの回路でのテストケースであり、私が手配できる汎用のフェライトコアを使った広帯域アンプでは、やっとこれくらいが最高出力なのかも知れません。　もちろん、VDDを上げて、放熱効果も良くすれば、50W以上の出力も簡単にだせそうですが、１２Vではここまでが限界のようです。

また、50MHzに戻し、出力トランスの2次側を3ターン、ドレインの電圧波形が最適になるように、ドレインソース間に470PFを追加、かつアイドル電流を2石合計にて0.55Aまで増加させたら

6.9V　: 8W   8V : 10W  12V : 16W となりましたが、VDDに対するリニアリティは全くダメでした。　三菱が公開しているVｄ対Poのデータを見ても、これはもう改善の見込みはなさそうです。　結局、この三菱のFETによるAM用パワーアンプは諦める事にします。

この検討を行った時の回路図です。　AMTX_6m_PAmp_RD_180428.pdfをダウンロード

-

今回の検討で、メガネコアのパイプ状の1次コイルは、かなりロスを改善する事が判りましたので、一度諦めた、IRFI510によるプッシュプルアンプを再検討する事にします。　

再検討のIRFI510による回路図AMTX_6m_PAmp_IRFI510_180503.pdfをダウンロード

このFETのゲートに関する制限はVgが+/-20V以下という以外、三菱のFETのような入力パワーの制限は有りませんので、入力のATTは廃止し、入力も出力もパイプ導体のメガネコアとする為、出力側のコアはNECトーキンのESD-R-17S-1、入力側は同じくNECトーキンのESD-R-12C-2（入力側に塗装品を使ったのは手持ちの関係で他意はありません）をそれぞれ2個づつ使用し、0.3mm厚の銅板を丸めてパイプ状にしてあります。　このNECトーキンのコアは10MHz～100MHz用ですので、50MHzでは、最もロスが少なくなる事を期待したいと思います。

当初、入力側に付いていたトリーマーはショート状態の方が良いので、ショートしてあります。この状態での入力のSWRは1.2以下です。　出力側の2次巻線は2ターンより3ターンの方が良くなりました。　また出力ラインの直列共振コイルは0.1uHくらいまで小さくしました。

左は、FETとメガネコアを載せ替え、検討を行っている状態です。

電源電圧対出力のデータを取り始めると、アイドル電流を増やした場合、高いVddの時の電圧対出力の関係が崩れやすくなる事が判りましたので、アイドル電流が流れている状態から、次第にゲートバイアス電圧を下げ、ちょうど流れなくなる電圧に設定してあります。　ゲートバイアスは約2Vで、動作的にはB級アンプとなります。

検討をしていく中で、電源ONした直後は大きな出力になり、次第に出力が下がる現象が起こります。　熱の影響があるかも知れないと扇風機で仰ぎながらデータ取りを行いましたが、得られたデータはこの下がって一定になった時のパワーです。

上のデータの中で、上2段分は、トランスによる損失が有るかも知れないと、出力回路をトランスではなくチョークコイルとして、C結にて出力を取り出した時のものです。　初回の時より大幅に改善していますが、流れているIdの値から、出力インピーダンスがかなり高い状態での動作になっており、FETがもつドライブ能力ぎりぎりを引き出している状態ではなさそうです。

メガネコアと書かれた段が、入力も出力も前述のメガネコアに換えたもので、18.4VのVddで34Wも出ています。　13.8Vで40Wは無理のようですので、最悪、DC/DCコンバーターによる電圧アップで解決する事も視野にいれます。

上のグラフは、メガネコアを使った状態で、電源電圧を変化させた時の出力データです。青色が入力2.2W固定、赤色が入力5W固定です。　緑の線は、電源電圧の2乗に比例した出力のカーブです。　本来は赤も青の線も緑の線に重なる必要がありますが、そうなっていません。　ただ、入力レベルを上げると理想カーブに近づくのではないかと思われます。　そこで、入力を10Wまで上げてみました。

電源の関係でVdd　6.9Vと13.8Vのデータしかありませんが、　13.8Vで31Wの出力があり、かつこの時の効率が75%まで向上しています。　5W入力時のVdd 13.8Vのときの出力は23Wでしたので、かなり理想に近づいて来ました。　現在、シングルプッシュプルですので、2パラプッシュにしたら、もしかしたら？と実験しましたが、13.8Vで30Wしか出ませんでした。　しかも電流は3.5Aくらい流れていましたので、効率も出力もダメと言う事でした。

平均出力10WのAM送信機のファイナル段の入力ドライブ電力を10Wまで上げると安い、１０石で615円（61.5円/１石）の、DCDC電源用FETでも50MHzでPWM変調のAM送信機を作るれる可能性が出てきました。　これは面白くなってきました。　終段ドライブ用として10Wのアンプを検討する事にします。

ドライバーとしての10Wアンプは、リニアリティは必要ありませんので、ゲインだけは稼げるRD16HHF1にしました。

7MHzの時のパワーアンプと同様に放熱板の上に、両面基板を敷いて、その上に立体的に回路を組みました。　この状態で、初段のドライバは１２V駆動ですが、電流は1.5Aくらい流れて、終段のゲート電圧の波高値が+/-10Vくらいありますので、終段はほぼ10W近くでドライブされているようです。　

終段の電源電圧を6.9Vとした時の出力は10Wで電流は2.72A流れていました。効率は53%くらいです。

当初、ドライバー段に入力を加えた後、入力をOFFとしても、電流が流れ続きます。自己発振を起こしている状態でしたので、ドライバー段のドレインからゲートへCRによる負帰還をかけ、発振防止を施しています。

この状態での配線図です。AMTX_6m_PAmp_IRFI510_180509.pdfをダウンロード

期待しながら、13.8vの電源を確保し、送信ONすると、15Wしか出ません。　オシロでゲートやドレインの波形をチェックすると、もう50MHzの信号はどこへ行ったんだと言わんばかりのリンギング波形です。

ドライバー単独の場合、きれいな波形を見る事ができますが、終段回路が動作した途端、第2か第3高調波だらけの波形で、完全に増幅動作は麻痺していました。　やはり、50MHzともなると、7MHzのようにはいかないという事が良く判りました。　パワーアンプの構造を最初からやり直す事にします。

上のアンプが40W出力を狙う終段ステージです。　13.8Vの電源を使い、8W入力で35Wくらいを出力できます。　ただ、出力段の直列共振回路がうまく機能しません。10Wくらいの出力では、バリコンの回転に応じて出力が変化し、それなりの共振ポイントが得られますが、35W出力では、10Wの時の同調ポイントは変わらないのですが、ほとんどピークが判りません。極端にQが下がった状態です。

下の写真は、10W出力を狙うドライバーステージです。　最大出力は１２V電源で12Wくらい有り、この時の入力は0.5Wくらいです。　ただし、入力のSWRは３くらいでアンマッチですが、実際の回路では、この前にDDSからの信号を8倍する逓倍回路が挿入されますので、問題ないでしょう。　このドライバーも出力が３Wくらいの場合、出力の直列共振回路は正常に機能しますが、12W出力の場合、終段ステージと同様、共振ポイントが見つかりません。

ふたつのアンプで出力の差があるにせよ、フルパワーの時、出力共振回路のQが大幅に落ちるのは、メガネコアの直流重畳による飽和ではないかと思われます。　丸1日かけて、作り直した終段とドライバーのステージですが、再度メガネコアから作り直す事にします。　

ドライバー段のメガネコアは現在終段に使っているESD-R-17S-1　のコアをドライバー段に移し替え、0.5W入力で12Wの出力を確保しました。　終段には、新たに、ESD-R-26Sというコア2個でメガネコアを作り実装し、40Wの出力を確保しました。　いずれの最大出力の状態でも、50MHzの共振動作が得られます。

上の写真がメガネコアを載せ替えた12Wドライバー。　下の写真が新たにメガネコアを作った40Wファイナルです。 この回路では、電源ON直後に出力が大きく、時間が経つにつれ出力が下がる現象は有りません。　以前、この現象が顕著に生じていましたが、今は反対に電源ON直後数秒間は出力が増加しています。　出力が増加するのは、回路全体の調整ポイントが多少ずれているのが原因と考えられますが、最大の原因であった出力トランスの磁気飽和（DC電流とコアの発熱が最大の原因）は解消されたようです。

回路図6mpd180520.pdfをダウンロード

次に、このドライバーをDDS　VFOからドライブするプリドライバーの検討です。　DDS　VFOの出力は50Ωの出力インピーダンスで40mWしか有りませんので、これを0.5W近くまで増幅する必要があります。　この回路として、Pcが2WクラスのRFトランジスタを探しましたが、いいのが見つかりません。　よって、このプリドライバーもRD16HHF1を使用しますが、シングルアンプとする事にしました。　このアンプで出力0.4Wほど確保するにはA級増幅するしかなく、放熱板が無い状態で、フィンがあっちちになります。　結局このプリドライバーもドライバー段と同じような構造で、下の写真のようになりました。

左下の横向き基板がDDS　VFOの出力を0.4Wまで増幅するプリドライバー。　真ん中の横向き基板が0.4Wの入力を10Wまで増幅するドライバー。　右側の縦向きの基板がファイナルで10Wを40Wまで増幅します。　この回路が40W出力している時の全体の消費電流は10Aくらいになっています。

上の写真は、とりあえず、アルミシャーシの上に並べただけで、手を近づけたり、物を動かすと出力レベルや高調波レベルが変わり不安定ですので、これら3つの回路をシールドケースの中に収めるようにします。

出力はVDD=6.9Vのとき、12W。VDD=13.8Vのとき、41Wとなりました。

肝心な電源電圧対出力特性ですが、左のグラフのようになりました。　緑の線が、完全なリニアリティ曲線で、赤の曲線がこのアンプの実測値です。　33W出力当たりまでは、ほぼ理想のカーブをしておりますが、それ以上の出力になると、パワーが伸びません。　また、低いVDDの場合、ゲートからドレインへのパワーの漏れが影響して、理想より大きい出力となっています。

この特性のアンプにAM変調を掛けたとき、約85%の変調度までは、ほぼリニアですが、最大変調度は92%程度となり、85%から92%までの波形は次第につぶれるようになります。　また、いくら変調度を上げても、キャリアはゼロにはならないというデータです。　このような特性のRFアンプにAM変調を掛けた場合、どのくらいの音質になるかは、PWM変調器を作ってから確認する事にします。　一応の目標は、80%くらいの変調度で、音楽がちゃんと聴ける程度とします。

RFブロックの回路図AMTX_6m_PAmp_40W180610.pdfをダウンロード

次は、DDS　VFOから、このプリドライバーをドライブする8倍逓倍回路の製作にかかります。

6.25MHzのDDS出力を50MHzまで逓倍し、このパワーアンプをドライブする8倍　逓倍回路へ続く。

このアンプを改善の為に再検討した続きはこちらです。

INDEXに戻る

＜カテゴリー：DDS＞

アマゾンで安い中華製のAD9833ユニットを見つけ、HF送信機のVFOに使えないか事前検討をした結果、そこそこ使えるめどが立ちましたので、CW、AM送信機の外部VFOに仕上げる事にしました。

回路構成は、DDS　VFOの実験の経緯から、16bit　PICマイコンと、中華製基板をそのまま使って、パスコンの移動と、SPXOの電源を独立した回路を基本とし、10Hzスパンで1回転96パルスのロータリーエンコーダーと、1KHzスパンで1回転24パルスのサブエンコーダーによる周波数可変手段を持った1.8MHzから50MHzまでのハムバンドをカバーするVFOとします。

まずは、回路図です。

DDS VFO の回路図　DDS_multi_VFO180309.pdfをダウンロード

DDSはAD9833、　コントローラーはPIC24FV32KA302、LCDは新規に手配した16ｘ２のパラレルドライブです。　25MHzのSPXOの電源を専用の3端子レギュレーターからドライブし、マイコンやDDSのデジタル回路電源から侵入するノイズを遮断しました。　また、DDSの3番ピンからAGNDへ落ちるパスコンC1は4番ピンへ最短で接続し直しています。　PICマイコンは、前回の実験で使用したものをそのまま使用しますが、前回の実験中に3端子レギュレーターが壊れた際、破壊されたRA0,RA1,RB0のI/Oは使用不能となっていますので、増加したLCDドライブ用端子を含め再配置しています。　

LCDは4bitパラレル駆動ですので、RB4～RB7へ割り付け、同一ポートの他の端子に影響が出ないようソフト面で配慮しました。

ロータリーエンコーダーは10Hzステップと1KHzステップを用意し、バンドによってはステップ数を変更しています。　バンドは1.8MHzから50MHzまでの10バンドですが、このセレクタとしてロータリーエンコーダーを使っていますので、IF周波数を考慮したオフセット周波数のバンドが増加しても、ソフト対応のみで、最大63バンドまで確保できるようになっています。

最高周波数を8MHzくらいと置きましたので、50MHzの場合、8逓倍必要です。　少しでも周波数の分解能を上げる為、周波数指定は0.1Hz単位とし、DDSのレジスターに書き込む場合の乗数kdは一桁落とし、1.073741824を使っています。　LCDへ周波数表示する場合、1/10してから表示します。

上の写真はバラック状態の全回路です。

左上が基板の表側、右上がチップ部品装着面です。　私の基板は日圧のコネクターを多用しますが、ほとんどが、2mmピッチのPHタイプです。蛇の目基板の2.54ピッチと合わないので、ドリルで2mmピッチの穴を明け直して実装しています。　最近、秋月で2.54x2mmの基板が発売されるようになりましたので、今後、この基板を採用する機会が増えそうです。

DDSの出力の後にポストアンプと５次のLPFを実装してあります。　LPFは8MHzくらいをターンオーバーとするLPFですが、特性から算出した定数の場合、要求される値の部品を手持ちしていない事が普通です。　そこで、手持ち部品から特性を計算させ、そこそこの特性が得られるように定数を吟味するソフトを探したところ、以下のURLが見つかりました。

＜カテゴリー：DDS＞

中国製基板によるAD9833ユニットの動作は問題ないのですが、その発振信号の純度というものは、とても短波帯の送信機に使えるものでは有りませんでした。　この信号純度というのは、なにも高級なスペアナでそのレベルを判定するような計測数値でなく、SSB受信機で、この信号のビート音を聴感で聞いたとき、だれでも、きれいか汚いか即座に判別できるものです。

最近、この中国製AD9833のユニットが、送料込で650円まで値下がりしていますので、基板を改善して通信用送信機で実用になるDDSに仕上げる事ができないか実験する事にしました。　　以下、信号純度確保の始末記です。

中国製の基板からICを取り外し、秋月のMSOP変換基板に載せ替えて見ました。

左上がオリジナルの中国製基板による7100KHｚの信号。　右上はICは同じもので、秋月の変換基板に移し替えた時の7100KHｚ信号です。　ピークレベルに違いはありますが、明らかに右側のスペクトルのスプリアスは小さくなっています。　この右側の音をTS930で聞いてみますと、S9以下の場合、ビート音に違和感はありません。　しかし、ビート周波数を200Hz以下にすると、ハム音の濁りは残り、+40dBくらいまでS/Nが向上しますとビート音の濁りが若干気になります。

そして、7200KHz以上で聞こえるAM放送局のキャリアによるビート音にはかないません。

左の文章は、AD9833のデータシートに書かれた「グラウンドとレイアウト」という文章の一部です。　信号純度を保つ為のノウハウが記述されており、これを可能な限り忠実に再現すれば、アナデバが意図した性能が得られるはずです。　

この記述をベースにオリジナルの中国製基板を見てみます。

左下の写真はオリジナルの基板からAD9833を取り外した状態です。写真の写りがあまり良くないので、銅箔パターンを青色でなぞってあります。この基板の最大の問題点は、DGNDとAGNDをスルーホールで接続して、なおかつ、3番ピンのCAP端子からのパスコンのGNDをAGND側に落としてあるという事でしょう。　ここは、黄色のラインで示すように、4番ピンへ最短で接続すべきです。　また、　ピン番号６，７，８のデジタル信号ラインはICの底面を通過してはいませんが、ICの底面はAGNDで覆えという要求は全く無視されています。　もちろん、AGNDはこのユニットの先にアンプやフィルター回路が入る為、それらの回路を含めてDGNDと結合しなければなりませんので、少なくともこのDDSユニット内では接続していはいけません。　先のアナデバの最後の文章の意味は、IC装着面はGND面だけにして、ハンダ面すなわちIC装着面の裏側に信号ラインを配置しなさいと言う意味になります。

左は秋月で販売しているMSOP　10Pの変換基板です。　ICの底面に信号ラインの配置が無く、底面は裏側のGND面にスルーホールでつながれています。　当然各ピンは独立していますので、AGNDをこのGND面に接続してやればアナデバが要求する条件はほぼクリアーできそうです。

問題があるとすれば、0.5mmピッチの端子を2.54mmピッチの端子へ拡大する為のストリップラインが長い事です。　実はこれが、時々信号が出なくなる原因のひとつになっていました。

アナデバの推奨回路に10μFと0.1μFのコンデンサをパラ付した例が書かれていますが、この10μFはタンタルコンデンサを想定しています。タンタルコンデンサはかなり高い周波数までインピーダンスを低くく抑える事ができますが、やはり限界があり、その限界は0.1μFのセラミックコンデンサでカバーさせている訳です。

近年、セラミックコンデンサの技術レベルは非常に向上し、100μFのセラミックコンデンサが実現できるようになりました。　MLCCと言われる積層セラミックコンデンサで、0.1とか0.47とか無意識に使っています。　当然、同じ容量値ならタンタルコンデンサよりMLCCの方が性能がよく、10uFの要求容量にMLCCを充当すれば、0.1uFのコンデンサは不要になります。　しかし、いい事づくめでは有りません。　MLCCはDCがバイアスされると容量が大きく減少する性質があり、5V DCにて公称容量が約半分になってしまいます。　それでも、高周波域のインピーダンスは同じ公称容量のタンタルコンデンサよりは優秀です。

左の基板は秋月の変換基板（左側）にAD9833と3個のバイパスコンデンサ、アナログ出力ピンにハイカットの15PFを付けたものです。右側の基板は中国製AD9833基板の25MHz発振ユニット部分のみを切り取り発振回路を動作させその出力をAD9833に供給している状態です。

この状態で7100KHzを出力した場合のスペクトルが最初に掲載したスペアナ画像です。

ここまでの記述では、いかにもうまく行っているように見えますが、　実は、周波数を可変すると時々信号が出なくなったり、設定以外の周波数になったりしていました。　最初、この制御に使ったPIC16F886のソフトが悪いのではないか？　ICを載せ替えた時、ICを壊してしまったのではないか？と色々検討しましたが、原因が判りません。　約2週間検討の結果、25MHzのOSC基板のGNDとAD9833のDGNDが遠すぎるという事と、　OSC出力にノイズ（ジッタ）が誘導し、ICの内部クロックが安定しないというのが原因でした。　この状態での信号純度は決して満足できるものではありませんが、　受信する方が我慢すれば送信でも使えるレベルになりました。

中国製のオリジナル基板のままで、改善は出来ないものか、オリジナルの基板に戻し、３番ピンからAGNDに落ちる10uFのGNDを銅箔テープでDGNDへ移してみたのが左の基板です。

オリジナル基板より若干信号純度は改善しましたが、とても送信機に使える状態ではありませんでした。

このAD9833は外付け部品が少なく、DDSを簡単に構成できますが、送信機に使う場合、必ず、その信号にビートをかけて、低周波にした時の濁りを確かめてから使う事にします。

信号純度は基板のGND処理でも大きく変動しますが、一番の要素は基準発振器25MHzの純度になります。　それに気付いて、25MHzの基本波をTS-930で聞いてみました。　結果は、このDDSが発生する7MHzの信号の濁りと同じでした。　そこで、この25MHzの基準発振器を色々変えて見る事にしました。

上の3枚のスペクトルは左から、中国製基板に付けられていた25MHz発振器、真ん中は秋月から購入した50MHz TCXOを７４LS74で1/2分周した25MHz、一番右は25MHzのクリスタルと2SC1712YでピアースBE回路で作った発振器からの25MHzです。　スプリアスの程度は右が一番良くて左に行くほど順に悪くなっていますが、一番右は温度補償と継時変化の保障が一切されていないという重欠点がありますので、スプリアスが良いからトランジスタによる発振回路を採用するという選択肢はありません。

ところで、このDDSユニットに付属している25MHzの発振器はTCXOではなく、SPXOではないかと思われます。　TCXOあるいはSPXO発振器の信号純度はバイポーラ回路よりCMOSが悪いと言われていますが、結局それは電源のノイズにより変化すると言う事が遅まきながら理解できましたので、中国製の基板に付いていた発振器（これはCMOSです）の電源をマイコンやDDSから独立させてみる事にしました。

左は、そのように回路を改造した時の7MHzのスペクトルです。

従来のスペクトルよりかなり良くなっており、実際にSSBモードでビート音を聞いた感じでは、放送局のキャリアには負けますが、汚いと言われないレベルまで改善しました。　これなら、CW送信機やSSB送信機でも、もちろんAM送信機でも使用可能と思われます。

これまでの配線図DDS_VFO180223.pdfをダウンロード

時々、信号が出なくなる原因が、8bit　SPI信号を2回送って16bitデータを構成する方法かも知れないと、PIC内臓のSPI機能は使用せず、i/oを直接たたいて、SPI信号を作っていますが、時々信号が出ない現象は改善されませんでした。

原因は前述のごとく、OSC回路のGND引き回しでしたので、SPIの問題ではありませんでしたが、せっかくこのソフトを作りましたので、この部分はこのままで残す事にします。

ここまでの状態のPICマイコンのソフトは以下の通りです。

DDS_VFO_unit.cをダウンロード

このソフトの中には、24接点のエンコーダーから96パルスの変化を得る定番のソフトと、24パルスで10KHzスパンで変化するソフトが入っています。　ただし、10KHzスパンの動作は時々誤動作します。　原因はチャタリングと摺動ノイズみたいです。　この部分は、最終的に、この回路をVFOに仕上げるときまでに改善する事とし、現状のままです。

DDS VFOの製作 (AD9833)　へ続く。

INDEXに戻る

＜カテゴリー：DDS＞

1回転24パルスの機械式ロータリーエンコーダーによるVFO周波数可変機構の改善をテーマに実験を続けております。

前回までの実験で、時々周波数が1KHzや2KHzいきなり飛ぶという現象があり、その原因が不明でした。　数日置いて再考察した結果、エンコーダーのチャタリングではないか？とデジタルオシロを物置から引っ張りだして、波形を観測する事にしました。

左上はゆっくり操作中に発生しているチャタリングです。右上は中速操作時に発生したチャタリングです。　時々、数KHzで周波数が飛ぶのはこのチャタリングの性です。一度割込みが掛かったら3ミリ秒間は次の割込みを禁止していますが、左上の例では、この禁止期間が過ぎても、まだチャタリングが発生し続けていますので、この時、周波数飛びが起こるようです。　右上の例でもチャタリングの長さが3.5msecくらいで、この時も、周波数飛びを起こしています。

そこで、現在、チャタリング対策として挿入しているコンデンサを0.01uFから0.033uFに変更しました。  左はその時のロータリーエンコーダーの波形です。　かなりのチャタリングを押さえた波形です。

この状態でテストを行うと、周波数が数KHｚ飛ぶ現象が大幅に減少しました。

TS930やFT991のメインダイヤルを回すと、ビート音がスムースに変化しますが、1回転24パルスでは段階的に変化し、とても「スムース」という表現が当たりません。　そこで、最少可変ステップを10Hzから20Hzに変更し、その上のステップも100Hzから200Hzに変更しました。　これで、周波数の変化速度は速くなりましたが、当然ながら1回転100パルスのFT991のフィーリングには及びません。

現在エンコーダーのA端子で割込みをかけ1ステップ変化させている状態ですが、さらに、B端子がHからLになった時も割込みをかけ、1回転で48回割込みが発生するようにPICのi/oを変更しました。　これで、エンコーダーが1回転すると周波数は960Hz変化し、FT-991の1回転1000Hzとほぼ等しくなります。

左はかなり高速で一気に回した時のエンコーダー出力です。A相またはB相だけのパルス間隔は最少で約2.6msecくらいあり、AからBへの最少間隔は1.3msecしか有りません。　一度割込みが掛かると3msec割込みを禁止していますので、この例では、カウントしていない事になります。　　

この状態でテストしていますが、現在のエンコーダーはクリック付の為、ワンクリックで40Hz変わってしまいます。　クリックとクリックの中間点で20Hz変わっていますので、1回転960Hzを20Hzステップでカバーしている事は確かです。　そのため、実験の途中でノンクリックタイプに変更しました。結構スムースになりました。

しかし、この状態でも時々チャタリングが発生し、周波数飛びが起こります。　左の画像はコンデンサを0.033uFにした時に起こった摺動ノイズ波形です。　摺動ノイズはチャタリングとは言いませんが、スイッチの摺動面の接触が悪い時に発生し、メカニカルタイプのエンコーダーでは宿命的なものです。　コンデンサ0.033を0.047とか0.1とかに変更するアイデアもありますが、ここら辺がメカニカルエンコーダーの限界かも知れません。

同調操作のフィーリングは、市販のトランシーバーにはとても及びませんが、エンコーダーのコストを考えると、そこそこ使えるダイヤル機構が出来上がってきました。　前回の記事で紹介した通り、これはKENWOODの特許でした。　いまでも有効かどうかは調べていません。　個人で使う場合、問題ないでしょうが、商品に組み込んで商売をすると抵触する可能性があります。

RF出力レベルが小さいので、ポストアンプの回路を変更し、コレクタ側に共振回路を設け、出力は2次コイルから取り出す方式としました。　出力端子に5Vppの信号が得られるようになりました。　下側が多少歪んでいるのは、振幅の最大付近でクリップしているもので、高調波は増えますが、信号の濁りとは関係ありません。　

このDDSの信号がKEMのトランシーバーに使われているAD9834より濁っていますので、両方のスペクトルを確認してみました。

左下がAD9833、右下がAD9834です。　新スプリアス規制は両方ともクリアーしていますが、左側（AD9833)がノイズぽく見えます。　多分、ICの問題では無く、基板のパターンの性と思われます。

AD9834の方は、それほど濁りは感じませんが、以前作ったPLLによるスペクトルに比べると、両方のDDSともノイズフロアがはっきりと汚いですね。　これが濁りが多い原因でしょう。

今回採用した中国製の基板を使わず、ユニバーサル基板上にデジタル/アナログGNDを分離したパターンを描けば改善されるかも知れません。

ここまでの配線図7MHzDDS180113.pdfをダウンロード

アナデバの推奨回路定数では、C1は104と106のパラ接続となっておりますので、現在の104に106をパラに追加してみましたが、キャリアの濁りは少しは改善したようなトーンになりましたが、アナデバがデータシートで表示しているノイズフロア-80dBくらいの音にはなりませんでした。

ロータリーエンコーダーのB端子からの割込みを受け付けるようにしたソフトは以下です。

INT2からの割込みルーチンが残っていますが、LPFの特性検討の為に残してあり、現在はこのコネクターには何も接続していませんので、INT2からの割込みはかかりません。

DDS_7MHz180108.cをダウンロード

割込みエッジを選択可能な外部割込端子を後２つ確保できるPICがあれば、1回転96割込みのエンコーダーが実現できます。　しかし、チャtリングの吸収の為、この短い周期では、アップダウンしないと思われます。　1回転96パルスの場合は、エンコーダーを2個用意して、FT991と同様な方法が操作性はよさそうです。　エンコーダーを1個にこだわるなら、48パルスで20HzステップのVFOが妥当なところかも知れません。　

その後、TS930をLSB受信モードにして、同調操作を何回もトライしました。　その結果は私の判定としてNGでした。　チャタリングと高速回転の切り替えタイミングがどうしてもうまくいかず、そこそこの操作フィーリングが得られるように設定すると、周波数飛び（チャタリング）が発生します。　3週間くらい、パラメーターをいじくりましたが、結局妥協点すら見つけられませんでした。

Kenwoodのトランシーバーでの採用実績が無い事、TS-850でも２つのエンコーダーでこの問題を解決している事などから、この特許はアイデア倒れのしろものでした。　今後、DDSを使った同調システムは２つのエンコーダーで対応する事にします。　

ビート音の濁りの改善に続く。

INDEXに戻る

＜カテゴリ：TS-850＞

AM受信機専用として使っていました、TS-850ですが、自作のDSP受信機が調子が良いので、しばらく通電もしていなかったのですが、約1年ぶりに電源ONしてみました。　すると、スピーカーから出る音が極端に小さくなり、かつ低域の音声がほとんど聞こえません。

電源ONしたのが、2018年の正月3日。　幸い、暇ですので、修理する事にしました。

スピーカー出力側から、オシロのプローブを当てていくと、異常個所はすぐに見つかりました。　オーディオパワーアンプの出力カップリングコンデンサC187の両端で出力レベルが10dB以上の差が生じております。

このコンデンサの近くに以前、液漏れを起こした電解コンデンサがあり、同様なタイプでしたので、液漏れかも知れないとこのコンデンサを外してみました。　外したコンデンサは液漏れの形跡が有りますが、もれた液はすべて蒸発してしまい、テスターを当てても電解コンデンサ特有の針の振れはありません。

左上は取り外したC187、右上は、C187を外した後の基板状態ですが、今回は銅箔の腐食は有りません。

定格は10V470uFですが、あいにく手持ちが有りません。ジャンクの基板から16V470uFというコンデンサを抜き取り、仮配線にて実装すると、音は正常に戻りました。　ただ、この16V470uFのコンデンサはすでに足を短くカットされていましたので、そのままでは基板に実装できません。　そこで、すぐ近くに有った同じようなサイズの電解コンデンサにロックタイで縛り付け、写真のごとく配線しました。低周波ですので、全く問題有りません。

今回の故障修理を境にTS850はまたAM専用受信機に戻りました。

INDEXに戻る

＜カテゴリー：DDS＞

QRHの無い、安定した高周波発振器用として、DDSのICが最近安く手に入るようになってきました。ICと基準周波数発振器を表面実装した基板状態の商品がアマゾンで売られています。　DDSは性能的になにもケチをつける事はないのですが、その周波数の可変に大きな不満がありました。　それは、同調操作という純アナログ的な周波数選択操作です。　DDS周波数は数値で制御されるため、その数値を増減しながら周波数を目的の値に設定する訳ですが、SSBモードでも実用可能な10Hzステップ可変でハムバンドの下限から上限まで移動するのは簡単ではありません。　これを少しでもスムースに行う為に、1回転で1000パルスを発生させ、10回転で100KHzをカバーさせるようなロータリーエンコーダーが使われていました。このようなロータリーエンコーダーは精密機械に属し、その価格は非常に高価で、かつ物理的に大型つまみでしか実現できませんでした。　せっかくDDSのICが安くなっても、この周波数可変の部分がネックとなり、アンテナアナライザやVFOの原発振器としては利用しにくく、今まで避けてきたところです。

最近の普及価格帯のSSBトランシーバーはこの辺の使いにくさを、周波数ステップの異なるふたつのロータリーエンコーダーでカバーさせ、10HZステップのエンコーダーが高価になるのを回避していますが、それでも１０Hzステップのエンコーダーは、1回転100パルスを発生出来、私が簡単に手をだせる価格やサイズでは有りません。

RSで手に入る、安いけど品質は問題なしの、ALPS製1回転24パルスの機械式ロータリーエンコーダーにて、この使いにくさをどれくらい改善出来るかの実験記です。

まずは実験回路図です。7MHzDDS180101.pdfをダウンロード

DDSをコントロールするマイコンはPIC24FV32KA302です。周波数表示は99円のLCD。そして、2個のロータリーエンコーダーを実装できるようにしました。

目標とする発振周波数は７MHｚから7.2MHzでこの200KHzの範囲を10Hzステップで可変させます。　SSB受信機で7MHzを受信しようとした場合、実際のVFO周波数は受信周波数±IF周波数になりますが、IF周波数が決まっていませんので、IF周波数はゼロとして実験します。　IF周波数がいくらになろうがカバーが必要な帯域200KHzは変わりません。　1回転24パルスのエンコーダーの場合、833回転でやっとカバーしますので、2度と触りたくないというVFOです。

左上はPICとDDSを実装した実験基板、右上はテストで2MHzを発振させている時のLCD表示で、最下位は10Hzです。

左上は2MHzの出力波形、右上は7MHzの出力波形です。いずれもDACの出力をそのまま表示していますので、綺麗ではありません。実際に使う時は７MHｚのBPFを挿入しますが、今回の実験ではこのままです。

左は、PICとDDSを結ぶSPIラインのFSYNCとSCLKの波形です。周波数設定は28bitを14bitに分割し、2回に分けて送信しますが、この実験機では、LSB,MSBを両方セットしたとき、周波数が変更されるモードで使用しています。

当初、SPI通信がうまくいかず、クロックの極性がアクテイブ　LOWであるという事に気付くまで足かけ2年（12月31日から1月1日の昼まで）悩みました。

DDSとの通信クロックは約1MHzで行っています。ちょっと早い感じがしますが、RF混入で問題が有る場合、フィルターを強化する度合いによりクロックレートは下げる予定です。

AD9833が動作するまでの、XC16によるソフトを説明します。

SPIの初期設定です。　メインのイニシャル関数initMain()のなかで処理しています。

SPI1CON1 = 0b0000011101110010;//
SPI1CON2 = 0b0000000000000000;//
SPI1STATbits.SPIROV = 0;
SPI1STATbits.SPIEN = 1;//SPI1有効化

SPI1CON1にてマスターモード 16bit、プライマリ1/4、セカンダリ1/4、クロックactive_Lを設定します。

DDSへの書き込み関数です。

// DDS 書き込み
void DDSwrite(unsigned int data) {
    SPIFlg = 0; //DDS FSYNC 0(CEをL) 
    __delay_us(1);
 SPI1BUF = data;
    while(!SPI1STATbits.SPITBF);
    __delay_us(20);
 SPIFlg = 1; // CEをH
}

20usの遅延時間は16bitの送信が終わるまでをオシロで確認しながら決めました。

マイクロチップが公開しているSPIのリファレンスマニュアルによると、16bitのデータ送信が完了すると、SPI1IFというフラグがセットされるらしいのですが、いくらやってもこのフラグがセットせず、やむなく遅延時間を入れてCEの信号を作成しました。　また、SPITBFフラグも役立たずで、このwhile文も削除しても動作に影響は有りませんでした。

DDSのイニシャライズです。

void initDDS() {
 DDSwrite(0x2100);//DDS reset
 DDSwrite(0xC000);//PHASE0 0
 DDSwrite(0xE000);//PHASE1 0
 DDSwrite(0x2000);//16bit連続2回送信にて周波数確定
 Freqwrite(Freset,0);//reg0に1MHz書き込み
 Freqwrite(Freset,1);//reg1に1MHz書き込み
} 

DDSにリセットをかけますが、位相、周波数レジスタともにクリアされません。　従い、初期値が存在してはならないデータになっている可能性が有り、何が起こるか判りませんので、それぞれのレジスタにダミーデータを書き込んでいます。　最初の行でセットしたRESETビットは4行目の0x2000のコントロールコマンドでRESETビットも落とし、RESET終了としています。

このAD9833のイニシャル設定は、アナデバが公表している資料によると、ここで示した各コマンドの送出順序と異なる事がわかりました。　もし、この順序でうまく動作しない場合、アナデバが公表しているこの資料を参照して下さい。

周波数の設定

FREQREGの値はAD9833の仕様書から周波数ｘ（2＾28/25MHz）で計算されますので、（2＾28/25MHz）部分をKdと置き、値は10.73741824という実数になります。　しかし、この発振器の周波数は10Hz単位の表示ですので、実際に計算する場合、Kd＝107.3741824という数値に定義し直しています。

void Freqwrite(unsigned long int FQ, unsigned char ML) {
 unsigned long int Freg;
 unsigned int MLset,MFreg,LFreg;
 double DFreg;
 if (ML == 0) {MLset = 0x4000;} else {MLset = 0x8000;}
    DFreg = FQ;
 Freg = (double) (DFreg * kd); 
 MFreg = (Freg >> 14) + MLset;
 LFreg = (Freg & 0x00003FFF) + MLset;
 DDSwrite(LFreg);
    __delay_us(20);
 DDSwrite(MFreg);
}

この関数の中で引数MLは周波数レジスター０か１を指定するものです。

ロータリーエンコーダーによる周波数のアップ、ダウンは、A,B 2bitを定期的に監視して、基本パルスの4倍の分解能（1回転96パルス）を得る手法が一般的ですが、この方法ではエンコーダーの回転速度を検出できないので、今回はINT1と2からの割込みで割込み周期を計数するとともに回転方向を検出する方法にしています。　エンコーダーの回転速度を検出する必要が有る理由は後述します。　従い、1回転24パルスが基本となります。　ソフトの内容は添付ソースファイルを参照下さい。

周波数可変の設定は、ロータリーエンコーダーRE1は10Hzステップ、RE2は1KHzステップ可変です。　200KHzをカバーするのに、RE1だけなら、833回転ですが、RE2だけの場合、8.33回転で済みます。

このチューニング感覚はYAESUのFT450とかFT991と同じで、コンテストのときなどに多用しますが、さすがに10Hzステップのダイヤル操作は同じ感覚とは言えません。ここら付近が改善のポイントと思われます。

現時点でのソースファイルです。　DDS_7MHz180101.cをダウンロード

ファイルの中に、EEPROMのアクセス関数がありますが、この実験では使用していません。

ここまでは、何の工夫も加えられていません。　そこで、いつかは実験しようと考えていた、2個のエンコーダーを1個にして、同様な効果が得られないかトライする事にします。　ヒントは20年くらい前に聞いたKENWOODが保有していた特許です。　

この特許のアイデアは非常にわかり易く、ゆっくりエンコーダーを回転させた場合、周波数もゆっくり変化するが、早く回転させた場合、周波数変化ステップが大きくなり、回転速度以上の速さで周波数が変化すると言うものでした。　具体的には、ゆっくり回転している場合のアップダウンステップは10Hzですが、早く回転させると、アップダウンステップが100Hzに自動的に変わるというものです。

この話を聞いて、すぐにSSBトランシーバーのダイヤル機構を思い浮かべたのですが、私の知る限り、このような機能を設けたトランシーバーは有りませんでした。　理屈は正しいけど、実際に使用した場合、問題があり、実用化されなかったのか、私の知らない所ですでに実用化済みなのか、あるいは、この話の出所が、KENWOODのオーディオ製品を扱う関係者からの話でしたので、トランシーバーを扱う関係者へは、周知されていなかったのでは？と勝手に想像しながら、過去20年間ずっと疑問のままでした。　

そこで、この実験機の10Hzステップのエンコーダー側に、エンコーダーのパルス間隔が50msec以下になったら、ステップを100Hzに変更するプログラムを仕込んでみました。　結果は考えた通りの動作を行い、ゆっくりの場合1回転で240Hzしか変化しないのに早く回すと2KHzくらい変化します。　ただし、LCDの数値変化を見ているだけなので、実際にSSB信号を聞きながら操作した訳ではありません。　従いチューニング操作のフィーリングは判りません。

理屈的にはスピード判定を2段階で行い、最少ステップ10Hz、中間ステップ100Hz、最高ステップ1KHzで操作できれば、百数十円のエンコーダー1個でかなり経済的なVFOができそうです。　ソフト的には簡単に実現でき、10Hzの分解能を得ながら、簡単に200KHzの幅の可変が出来ます。　しかし、これでダイヤル操作のフィーリングがHFトランシーバーと同等なのかは判りません。 LCDの表示を見ていると、数KHz飛んだりと、スムースに変化はしていないようです。　

DDS_7MHz180102.cをダウンロード

例えば、7100KHzから7150KHzに周波数を変えようと、エンコーダーを回します。　7145KHzくらいまでは、スムースに素早く変更されますが、その後、回転速度を落とし、後2KHz以内くらいになったので、さらに回転速度を落としますが、意に反して周波数は7150KHzを飛び越えてしまいます。　仕方がないので、回転を反転しますが、ゆっくりやると10Hzステップでしか、変化しないので、少し早く回したくなります。　すると、またも行き過ぎて、周波数は7150KHz以下になってしまいます。　この現象は何回操作しても同じように繰り返されます。　

しばらく、時間をおいて原因を考察した所、割込み処理時、CNTをクリアーしていますが、このタイミングが悪そうです。　割込み発生から、しばらくは次の割込みを禁止していますが、CNTクリアーはこのディレー設定の前で行わなければ、意味が無い事がわかりました。　このアイデアに対応したソースファイルは以下です。

DDS_7MHz180104.cをダウンロード

CNTクリアーの位置を変更し、いくつかのパラメーターを調整すると、かなりスムースに目的の周波数に合わせ込む事が出来るようになりました。　しかし、まだ、時々、目標周波数の500Hzくらい手前で1KHzくらいジャンプする事があります。　しばらくは、パラメーターを微調整してみる事にします。

正月休みの最終日の夜、風呂に入っていたら、改善アイデアが浮かびました。　エンコーダーのパルス間隔を1msec単位でカウントしていますが、この時のタイマー１の割込み優先度より、エンコーダーの回転検出のINT1,2からの割込みの方が優先度が高く、INT1,2からの割込み処理中はタイマー１からの割込みがブロックされている可能性がありました。　また、INT1,2からの割込み処理が済んでから、タイマー１による割込みによるカウンターをクリアーしていましたので、正確にエンコーダーのパルス周期をカウントしていない可能性もありました。　

そこで、まず、エンコーダーからの割込みよりタイマー１からの優先順位を上げる事にしました。　そして、タイマー１によるカウント値CNTもエンコーダーから割込みが有った直後にiCNTという変数に退避させた後クリアーする事にしました。　さらに、1KHzステップで変化する場合、最初のインクリメントまたはデクリメント時、100Hz及び10Hzの値は00に丸める事にしました。　例えば、7100,57という周波数でインクリメントした場合、最初は7101.00となり以降1KHzステップでアップしていきます。　デクリメントの最初は7100.00となり、以降1KHzでステップダウンしていきます。

同様に100Hzステップの場合も10HZの数値を最初０に丸めてからアップ、またはダウンさせるように変更しました。

この状態のソースファイルです。DDS_7MHz180106.cをダウンロード

1KHz、100HzのiCNTしきい値も微調整した事で、かなり素早く目標周波数に合わせこむ事が出来るようになりました。　ただし、まだ完全ではなく、行き過ぎも頻度は少なくなりましたが発生します。　

DDSに連続して書き込むと、近傍のスプリアスが増え、ビート音が濁って聞こえます。　従い、周波数に変更が無い時はDDSに書き込まないようにしました。　しかし、それでもビートの濁りは消えません。　原因はこの表面実装の基板の中で、DGNDとAGNDをつないである事かも知れません。　ICの足も、インターフェース用の出力ピンもわざわざ独立しているのに、基板内でショートしてあります。　ICの足を浮かし、AGNDを独立させる事を試みましたが、作業の途中で銅箔がはがれてしまい、動作不能に。　

やむなく、予備の基板に交換し、DDS ICの周りに付けられているVCCとGND間のチップコンデンサにパラに4.7uFのチップコンデンサを3個追加しました。　少しは改善しました。S/Nが悪い時はあまり濁りは気になりませんが、S9くらいの強度の信号の場合、まだ濁りが気になります。　この濁りの程度は、以前PLLの7MHz　VFOを実験しましたが、それよりかなり悪い状態です。　フィルター前の波形はかなり汚いので、オシロで見てもかなり綺麗に見える2MHzくらいを出力し、TS-930で聞いてみましたが、濁りの程度は変わりません。　もしかしたら、ICそのものの性能かも知れません。　アナデバのDDSを使ったKEM設計の7MHz　CWトランシーバーを持っていますが、この受信音は、濁りを全く気にする事が有りません。　チャンスがあれば、両者のスペクトルをスペアナで確認してみる事にします。　

本来の実験テーマである、安いロータリーエンコーダーによる操作性改善は、ソフトの改善アイデアも手詰まりになりましたので、新しいアイデアが出るまで、ソフトやハードの更新は休止します。

DDSのAD出力端子に7MHzのBPFを追加し、1石アンプで増幅しました。　左の波形はRF　OUTの出力コネクター部分の波形で、1.5Vppのレベルです。

この状態での配線図です。

7MHzDDS180106.pdfをダウンロード

この基板で信号純度の改善検討を行っていましたが、その途中で、５Vの3端子レギュレーターが入出力ショートモードで壊れてしまい、その結果５Vラインに１２Vが流れ込み、PICkit3とLCDそれにLCDがつながれていたPICのI/O３ピンが壊れてしまいました。　3端子レギュレーターはNJM2845といICでしたが、このICは出力をGNDへ短絡すると、入出力ショートモードで破壊するようです。　この破壊モードは今回が初めてではなく、AM送信機検討中も同様な破壊モードになり、多くのICを壊してしまいました。　7805タイプの3端子レギュレーターは電流リミッターが働き、ショートモードで壊れる事は有りませんが、このICは違うようです。　２度と使わない事にします。

PICkit3が壊れるまでの間に変更を加えたソフトの最終状態は以下でした。

DDS_7MHz180210.cをダウンロード

 DDS VFOの実験（AD9833)　２へ続く。

このPICkit3はなんとか修理完了し、また現役に復帰しました。

PICkit3 の修理　を参照下さい。(2018年8月）

INDEXに戻る

カテゴリ　＜QSLカードの題材＞

国内、海外を問わず、コンテストによる交信でも交信証明書（QSLカード）を発行しておりましたが、2018年より、コンテンストに限り、私からのQSLの発行を中止する事にしました。　ただし、QSLカードを送付していただいた方には送付する事にします。

JR西条駅から広島大学を結ぶ、中央分離帯付、片側2車線のメイン道路です。この途中に鏡山公園があります。

2009年7月11日　撮影

2011年11月20日　撮影

2013年2月3日撮影

2015年4月3日　中央図書館脇より

2018年11月10日撮影

2019年4月7日撮影

INDEXに戻る