カテゴリー<6m AM >
DDSリファレンスのPLL VFOが出来ましたので、次は、このVFOを使ったDSP ICによる受信機と50MHzのキャリアを生成するミキサーの製作です。
前回製作した6mクリコンと異なる部分は、アンテナ入力のBPFを、2個の共振回路を持つトランスに変更した事。 2SK241による受信ミキサーは専用のダブルバランスドミキサーNJM2594に変更した事です。 IF周波数は20MHz固定とし、VFOの周波数を30MHzから31MHzまで可変させ、50MHzから51MHzを10Hzスパン及び2.5KHzスパンでカバーします。 一応AM専用の受信機ですが、SSBで呼ばれたときでも、なんとか了解できるように20MHzのBFOを用意し、簡易的にUSB又はLSBを受信できるようにしてあります。
50MHzのトランス式コイルはaitendoで扱っているコア入りボビンに0.26UEWを、1次：9ターン、2次：3ターン巻いたもので、コイルがバラケないように瞬間接着剤で固めました。
これを基板に実装しますが、足ピッチが2.25mm間隔で、基板の2.54ピッチと合いません。 しかし、そこは無理やり挿入しました。
20MHzのIFバンド用のトランスもRF部と同じ7mm角コア入りボビンです。 20MHz用のコイルは14:2の巻き数でコンデンサを変えて20MHzに同調させています。
左上の写真の中で、一番下が、実装完したDSP受信部。 真ん中が20MHz BFO、一番上が30MHzのVFO出力とBFO出力を混合し、50MHzのキャリアを作る回路です。 そして、右上はこの基板の裏側です。 チップで構成された回路は微小面積で出来るのですが、トランス式のコイルやSIP化されたミキサーICが結構大きく、ギリギリ収まりました。 いずれの回路ブロックも単品としては基本動作OKですが、トランシーバーとしての機能はこれからチェックする事になります。
バラックのままでは検討がしにくいので、コントロール関連を仮のパネルに固定しました。 そして、以前の50MHzクリコン用ソフトを一部改造してやると、一発でDSPがイニシャライズされ、ボリュームコントロールが出来るところまで出来ました。
左上が、仮のパネルにロータリーエンコーダーやスィッチを取り付けて検討しやすくしたバラック回路。 右上は、一発でOKとなったi2Cのデータとクロックです。 スピーカーから50MHz帯のAMノイズが大きな音で聞こえますので、最大感度になるようにアンテナコイルや各段のコイルのコアを調整すると、案の定発振してしまいます。 発振しないレベルまで同調をずらすと、SメーターはS9を示します。 デュアルゲートFET2段による増幅は、ちょっとゲインの取り過ぎと思っていましたが的中です。
対策はまず、NJM2594のCAIN端子に加わるキャリアレベルが100mVになるよう抵抗を調整。 次に50.7MHzで最大感度になるようにT1を調整。 さらに50.3MHzが最大感度になるようにT2を調整。 50.5MHzで最大感度になるようにT3とT4を調整。 前回のクリコンよりQ6のゲインが余計ですので、このQ6のG2の電圧を調整できるようにVR1を設け、とりあえずはQ6のトータルゲインを0dBくらいに調整しておきます。 この状態で、SメーターはS6くらいを示しますので、アンテナ入力のBPF出力に負荷抵抗を追加します。 R21がその抵抗です。 ここまでの感度ダウン対策でSメーターはS1を指す様になりましたので、いつも聞こえる50.19MHz付近のキャリアを聞いてみました。 ピークでS7まで振ります。 前回製作の50MHzクリコンの場合、ピークS4でしたので、これよりは感度が高くなっています。 実使用状態で感度が高すぎる場合、Q6のG2DC電圧を調整する事にします。
BFOの出力波形をチェックしました。左がオリジナルの回路図通りの構成で動作させたときのBFO出力波形です。 例えクリスタル発振器であろうとも、その出力波形は正弦波とは程遠いものである事は良く知られている通りですが、すこしでも高調波が少なくする為に、回路を検討した結果右上のなんとかみられる波形まで改善することができました。
このときのBFO回路図は左の通りです。
この回路を検討する中で判った事は、発振周波数に対して必要以上のｆｔを有するトランジスタを使うと、不必要な高調波が増大するという事でした。 今回は発振周波数が20MHzでしたので、ftが4GHzくらいの2SC3310で構成した結果、高調波だらけの波形となってしまいました。 そこで、ftが最少80MHz、データシートには有りませんが実力150MHzくらいの２SC2712に変更し、かつ出力も発振回路のベースから取り出すという回路構成で、かなり綺麗な波形を取り出す事ができました。
このBFOによりビートを取り、SSBを復調する事にトライしましたが、BFOのキャリアを受けた時のSメーターの指示がUSBとLSBで異なります。 IF周波数が20MHzぴたりになっていないようです。 DSP IC KT0915のクロックである38.000KHzの周波数が38.025KHzくらいになっており、トリーマーを回してもなかなか38.000になりません。 このクロックがずれている為、受信周波数を20MHzと指定しても実際の受信周波数は1KHzから2KHzずれているのが実態のようです。 AMやFMの場合、これくらいのずれは全く影響は有りませんが、SSBの場合、問題になります。 そこで、DSP受信機の実態に合わせ補正する事にしました。 ただし、1KHz以下の微調整は出来ません。
AGCがかかっていない前段でビートを取ると、そのBFOレベルと受信信号とのレベル差がアンマッチとなり、なかなか復調がうまく行きません。 BFOレベルが高すぎて結線しなくても強力なキャリアが混入し、AGCが動作して、受信信号レベルを弱めてしまいます。 ここは、Q6のゲインのさじ加減で、ベターなゲインを実際にSSB信号を聞きながら調整する事にします。
とりあえず以上で、前回のクリコン式AM受信機と同等の受信機は出来ましたが、本日も6mは誰もON AIRしていなく、その実力確認は出来ませんでした。
ここまでの配線図です。 DSP_AM_RX_BFO.pdfをダウンロード
やっと、送信用キャリア生成回路のテストを行うところまで来ました。そして、隣接スプリアスでアウトでした。 IFとPLL VFOの周波数関係が最悪でした。 30MHzの第3高調波と20MHzの第2高調波の差分がちょうど50MHzとなり、これが51MHzまでの全帯域でスプリアスを発生させ、そのレベルは-40dBくらいになります。 送信機としては不適合です。
左上が100MHzスパンで見たスペクトルです。 50MHzを中心に10MHzスパンでスプリアスがあります。 部品メーカーに相談しながら、最適なコイルを設計すれば、この中から50MHzのみを取り出す事は可能でしょうが、私の手持ちの材料だけで行うには無理があります。 そして最大の致命傷は右側の50MHzに隣接した1MHzスパンのスプリアスです。 このスプリアスは送信周波数を変えるとスパンも変化し、50MHzちょうどのとき無くなります。 計算通りのスプリアスです。 IF周波数を変更しない限り逃げられません。
これらの問題を再検討した結果、受信はクリコン形式にしますが、送信はPLL VFOの発振周波数を2逓倍してミキサーなしでファイナルをドライブする構成に変更する事にしました。 この場合、問題となるのは、送受信時に大きく周波数がずれますので、PLLのロック時間の間、送信開始を遅らせる必要が有る事。 受信時にPLL VFOの第2高調波が、最悪受信周波数の1MHz離れたところに現れる事です。
新ブロックダイアグラムです。TransciverBlockDia2.pdfをダウンロード
まず、受信機の方から確認しました。 IF周波数を26MHzとしておき、50.000から51.000まで受信して見ましたが、スプリアスではなかろうかと思われる信号は有りませんでした。 ただし、DSPの受信周波数を26MHzにした事により、かなりゲインが下がった上にS/Nも悪化してしまいました。 これはDSPの性能そのものと考えられ、IFを24MHzにすると、若干感度が上昇し、S/Nも良くなります。 ただし、送信受信の周波数差が最大で1.5MHzとなります。
送信用キャリアのスプリアスはGood!の判定です。
左上が100MHzスパンで、T6の出力を見たもので、真ん中が50MHz、左右がそれぞれ25MHz、75MHzの信号です。 この25と75MHzのスプリアスは後段のバッファで取り除く事ができます。 また右上は50MHzを5MHzスパンで見たものですが、余計なスプリアスは有りません。
次にPLL VFOのロックアップタイムをチェックしました。
これが以外と良好でした。 一番左がIF=26MHzで50MHz受信から送信に切り替えたときのVCOバリキャップ電圧の変化です。SEND ONになってから約15m秒で1MHz離れた送信周波数にロックしています。 ロックした後、直線的に下降しているのは、オシロスコープのACカップリングの性で、VCOの周波数には無関係です。 次は送信から受信に切り替えた時のバリキャップ電圧ですが、約80m秒後には受信周波数へ戻っています。
この80m秒が特に長いとは思えませんが、少しでも短くなればと、C28 474Kを廃止しました。 その状態で、IF周波数を24MHzにし、周波数を51MHzにしておき、送信ON時のバリキャップ電圧を見たのが3番目のデータです。 ここで、1.5MHzの周波数シフトが起こり、バリキャップ電圧のシフト幅もIF=26MHzのときの約2倍になる為、オシロの感度も半分に落としてあります。 （左2枚のデータは0.5V/DEVですが右2枚のデータは1V/DEV） 送信ON時のバリキャップ電圧の変化時間は、約34m秒で安定しています。 送信から受信に切り替えた時のデータが一番右で、約20m秒で受信周波数に戻っています。 送信から受信へ戻したときの遅れは、他局へ迷惑をかける事はありませんので、VCOのロックアップタイムは送信ONのときのみが問題になります。 現在、SEND SWがONになってからファイナルの送信段がONになるまで200m秒の遅延を取っていますので、全く問題ない事が判りました。
IF周波数は、24MHzの方が良さそうです。 しかし、2石構成のBFOはレベルが高すぎます。 よって、24MHzのBFOは1石のみとし、共振回路も廃止しました。 その結果、BFOの波形は左のような高調波の多い波形となりましたが、受信状態に異常は見られませんでしたので、このまま進行する事にしました。
DSPに受信周波数を24.000MHzと指定した時の最大感度が得られる周波数は24.0015MHz付近であるという事がわかりました。 残念ながらこの周波数選定は1KHz単位でしかできませんので、USBの信号がより良好に復調出来るようにDSPの受信周波数をずらし、LSBの復調は成り行きとする事にしました。 もちろん、AMの復調に問題はありません。
送信状態でのVFO出力状態を確認しました。 Q７とT7の実装が終わりましたので、そのスペクトルを見てみました。 25MHzは50MHzに対して-50dBくらい、75MHzは-40dBくらい、第2高調波の100MHzは-13dBくらいですが、いずれのスプリアスも、この後の送信機ステージで許容値以下まで下げる事ができそうです。
これまでの検討で、受信部と送信用キャリア生成ブロックはほぼ完成しましたので、この後に前回の送信機ブロックを結合するとAMトランシバーが完成するのですが、前回の送信機は各ブロックのサイズが大きく、予定しているケースに収まりません。 そこで、50MHzのPWM変調に使えるパワーアンプをサイズダウンすべく再検討する事にします。
このブロックの基板の最終状態は上のようになりました。
ここまでの回路図とブロック図です。DSP_AM_RX_BFO2.pdfをダウンロード
TransciverBlockDia3.pdfをダウンロード
2019年２月 広島WASコンテストをワッチしてみました。さすがにAM局はいませんでしたがSSB局の復調はS4からS9くらいまでならなんとか復調出来るようです。 FT450で53くらいで復調出来るSSB信号はこの受信機ではR3S9（S9は自分のBFO信号）くらいでした。 またS9を超える信号ではBFOキャリアのレベルが不足しモガモガ音になりますが、そこは気合でR5にする事にします。
50MHz AMトランシーバー（パワーアンプ）に続く。
INDEXに戻る
