＜カテゴリ AM送信機（デジタル方式） ＞
やっと完成しました。 前回までの記事はこちら。
現在、HFのアンテナを全て撤去している状態で、再度アンテナを立ててON AIR出来るのは2023年の4月の予定です。
それまでは、ダミー抵抗でエージングする事にします。
下は、TSSへ提出予定のブロックダイヤグラムです。
最終状態の配線図やソフトは以下です。
RFADC_AMTX_audio-10.pdfをダウンロード
AMTX-ADC-DAC_decorder_10.cをダウンロード
結局このAM送信機は、その後もTSSに申請することなく、お蔵入りになりました。
＜カテゴリ AM送信機（デジタル方式） ＞
変調波形は、見るも無残な状態ですが、曲がりなりにもRFDAコンバーターが機能し、一応AM変調がかけられる状態になりましたので、これの完成度を上げていく事にします。
まず、変調をかけると発生する、パルス状のノイズですが、3-8エンコーダーをマイコンで行った事により、エンコーダーの処理タイミングが遅れてしまい、LSB側のbitとのタイミングがそろわず、プラス側やマイナス側にノイズを発生させているようです。 ３-８エンコーダーの動作を故意に遅延させると、このパルスノイズの幅が広くなります。 かくして、マイコンによるエンコーダーは使用できない事が判りましたので、PICによる3-８エンコーダーをやめて、下の配線図のように、6,7,8bitの信号で直接1台、2台、4台のアンプをパラドライブする事にしました。
そして、その状態での変調波形が左になります。 かなり改善されましたが、まだパルスノイズが残っています。3-8エンコーダーなしで、MSB側の時間遅れはありませんが、よくよく観察すると、4台パラのアンプを同時にON/OFFする時の電源負荷に対するショックで負のパルスノイズを含むノイズが発生しているようです。 やはり、当初考えていた、3bitの数値により1台づつアンプを増減させるエンコーダーをリアルタイムで動作させる必要がありそうです。 このリアルタイムエンコーダーは74HC08と74HC32各1石があれば実現できますので、手持ちの無い74HC32を秋月に注文して、納品待ちとなりました。
一方、12台のアンプの品質が悪く、1台づつ完成品テストを行い、これをシャーシに組み込むと、動作しなくなるアンプが続出しました。 12台の内、1台がNGとなったので、それを取り外しますが、外す時、邪魔になる関係ないアンプのコネクターも抜く事があります。 修理して、取り付け完了すると、今度は別のアンプが壊れており、また、修理するという繰り返しが3日間くらい続きました。 原因は、チップ部品のクラックです。 1608のセラミックコンデンサはルーペで見ても異常は判らないのですが、症状から怪しそうなチップコンデンサにパラに別のコンデンサを付けてやると直りますので、クラックしているのが判ります。 3216タイプの大型チップ抵抗も真っ二つに割れています。 これらの原因は、コネクターを挿入する時に基板がたわみ、そのたわみに耐え切れず、チップ部品がクラックする事が判りました。 今回、製作した基板は公称1mm厚のガラエポ基板でしたが、ノギスで測ると0.9mmくらいしか有りません。この基板の薄さが最大の原因のようです。 そして、抵抗がクラックするのは、抵抗が基板に密着せず、橋のように浮いた状態で半田付けされている事、チップコンデンサは、のきなみノーブランド品が特に弱いようです。 この修理が頻繁に起こり出してから、交換するコンデンサを全部、村田S/S製にしたら、やっとこの問題が落ち着きました。 今後、チップ部品を多用する基板は1.6mm厚に限る事にします。
送信状態からSEND SWを Stand-by にしても、消費電流が2Aを切りません。 電源ONした直後の消費電流は0.3Aくらいですので、元に戻らない事になります。 そして、ひとつの基板から、煙が上がります。 焼けているのは、ドライバーのFETです。 中には、表面に穴が開いているのも有ります。 原因は、Stand-by になったら7MHzのキャリアをOFFにする回路が動作したりしなかったりして、ドライバーに異常信号を供給しているものでした。 対策として、この付近のハンダ付けを全部やり直したら直りました。この問題の為、BS170や2N7000のFET約30石が壊れました。
今回の新しいパワーアンプは、計算上は、8bit DACの出力が255のとき84Wくらい出る事になっていますが、45Wしか出ません。 その原因はこれから、解析しますが、犯人は、電源ラインのフィルターや７MHzのBPFなどが考えられます。 これらも改善課題となりました。 とりあえず、今は無変調時のキャリア出力を12Wまで落とし実験を続ける事にします。
プリディストーション機能がうまく働きません。 前述のパルスノイズが残る変調波形は、一応プリディストーションを掛けたものですが、プリディストーションを掛けないときより、波形が歪んでいます。 これも改善課題です。
最大出力が45Wしかない原因が判りました。 出力レベルで電力合成トランスの残留リアクタンスが変化するようです。 初期のころは、アンプが破壊するのを恐れて、DACのデータが127くらいの時、出力最大になるようにリアクタンスキャンセル回路のバリコンを調整していましたが、これを255レベルのとき最大出力になるように調整すると、60Wまで出ることが判りました。 この時の単体アンプの平均出力は12Wくらいで7台がロス無しで合成された場合、最大84Wくらいになりますが、終段のBPFで約7%、電源ラインのフィルターで約9%ロスが有りました。しかし、計算上は71Wくらいは出る事になりますが、実態は60Wですので、この差が電力合成トランス内でのロスだろうと考えられます。 出力配分の小さなアンプは出力配分の大きなアンプから見たら負荷と同じように働き、トランスを経由して、小さい出力のパワーアンプ側へ逆流していますので、これがロスとなるようです。
自動キャリブレーションのソフトバグを修正し、最大出力が60W出る状態でプリディストーションの校正を行います。 まず、テストモードにして、DACの出力値が128になるようにしておき、その時のRF出力レベルによりADC値が128付近になるようにVR8を調整しておきます。 次に自動キャリブレーションモードにして、結果がOKになるのを待ちます。 左は、このプリディストーションをかけた状態での630Hzで変調した波形になります。無変調時のキャリア出力はVR1を調整して15Wにして有ります。
正弦波の歪がかなり改善しました。 ただし、パルス状のノイズはまだ残っています。 この状態で実際に音楽を変調し、TS-850でモニターすると、音楽自身にはほとんど歪感は有りませんが、パルス状のノイズがザラザラと言った感じで耳に付きます。
次は、このノイズの対策です。
手配していた74HC32が到着しましたので、上の回路図の通り、改造しました。 しかし、聴感上のノイズは若干減少したものの、オシロ上では、ほとんど変化なしで、左の画像のように相変わらず出ております。
改造前より、波形的には、こちらの方が多いですが、聴感上は改造前より小さく聞こえます。 原因を調べて対策するのに時間がかかりそうです。
左は、630Hzによる変調波形をデジタルオシロで見たもので、アナログオシロより、リアルに波形を表示しています。 白いラインは無変調時のキャリアラインで、DAC出力が約127に相当します。 一番大きなノイズはレベルから判定して、DACが64くらいで、レベルが上昇している時に出ている事になります。 レベル下降中は、大きなパルスノイズが有りません。 しかし、このデータをシュミレーションしようとして、同じようなDAC出力レベルで手動によるレベル変化をさせても、下降中はそれなりにノイズを確認できますが、上昇中はほとんどノイズらしきものは確認できません。 3-8エンコーダーで32と96と128のとき、ゲートを2回路通過するので、このDACデータのとき、一番遅延が大きいと思われますが、その遅延の大きさと、ノイズの大きさは相関がないようにも見れます。
振幅立ち上がりの最中に出ているパルス性ノイズはアンプの特性かもしれないと考え、該当する6番目のアンプと5番目のアンプを入れ替えたのが左の波形です。 この推理は的中し、２番目のノイズ②の部分で前回のような大きなパルスは出ていなく、現れたノイズはDACデータ63-64間の切り替えノイズにほぼ等しくなりました。 但し、改造前にはあまり目立たなかった31-32切り替えノイズが①のように増えました。 波形で②のノイズが63-64の、③が223-224の切り替えノイズではないかと思われます。 ただ、なぜ５番と６番のアンプを入れ替えたら、ノイズが出なくなったのかは、不明なので、心配は残ります。
とりあえずは、3-8エンコーダーをふたつのゲートで実現している部分をひとつのゲートで行い、MSB側の遅延をそろえる。 もし、この対策でもダメならLSB側の5bitとMSB側の3bitのエンコード出力を完全に揃えることで、解決しそうです。
まずは、MSB側、2段のゲートを全Bit1段にしてみます。
上の配線図が3-8エンコーダーの中の２ゲートを1ゲートにした回路です。 今まで有ったゲートはADC/DACマイコンdsPIC33FJ32GP202のB8とB9のポートにその機能をもたせ、LSB側からMSB側の遅れは、ワンゲート分のみとしたものです。 2ゲート回路より若干の改善は見られますが、完全では有りません。 特に、低変調レベルの時、歪が目立ちます。
かくなる上は、LSBとMSBのタイミングを完全に揃えるしかないようです。 この方策として、またマイコンを使います。 8bit入力を12bit出力にエンコード出来るマイコンを使い、LSBもMSBも同時に遅らす事により時間差を無くします。 実装の関係で、DIP 28pin のマイコンを何種類か調査し、かつ、通販で入手できる品番として、モノタロウにてPIC24F32KA302というマイコンが見つかりましたので、これを発注したら、納期を確定出来ないので、受注をキャンセルするメールが届きました。 ほとんどの通販会社が在庫なしで、注文を受け付けない状態になっているところ、モノタロウだけが注文OKになっていたのですが、単純にホームページの更新忘れらしい。
他の方法を考える必要が出てきました。
MSBの5-7bitが1ゲート分遅れるなら、LSBの0-4bitも1ゲート分遅らせれば、なんとかなるのでは？ 早速実験してみました。
この回路変更は、DACの出力をモニターする為に設けた74LCX245Dの出力から、0-4bitを取り出し、これを8-12エンオーダーへ渡し、今までノーゲートだった7bitラインにダミーの1ゲートを追加したもので、回路図は以下のようになりました。
左上がプリディストーションをON状態、右上がOFF状態です。波形はOFFの方がきれいですが、聴感上はどちらもあまり変わりません。 今までの波形より、かなり良くなりましたが、まだ小信号の変調のときノイズは有ります。 さらにか改善を行うには、8-12エンコーダーしかなく、アイデアを探す事にします。
気にしていました、スプリアスです。
左上が50MHzスパンです。第7次高調波まで見たものですが、ぎりぎりセーフでした。 右上は500KHzスパンです。ひと目盛が50KHzスパンとなります。 キャリアのすぐ隣に、帯域内ノイズ（リミット-40dB)がありますが、RFDAコンバーターのクロック周波数100KHzは全く出ていません。クロック周波数は100KHzに残ったままで、出力段のフィルターはLPFではダメでBPFが必要という事に納得。
3種類のゲートを使い、全12bitのタイミングを合わせるのは、無理があるのだろうと言うことから、現在使っているdsPICに接続しているラダータイプのDACを廃止し、かつ、クリスタルのOSCをマイコン内蔵のFRCに変えて、12bit全部がタイミングずれの無い回路に変更し、実験してみました。
ラダーDACと水晶発振を廃止したら、dsPIC33FJのみで、8-12エンコーダーが実現できました。 そして、左上が、プリディストーションOFF、右上がONの時の波形となります。 レベルが32上がる都度出ていましたパルス状のノイズは少なくなりましたが、高レベルの時、アンプの出力差をプリディストーションでも吸収する事が出来ず、プリディストーションON/OFFで波形は変わりません。 ハードで詰められるのはここまでで、 ソフトでどの位い改善するかは、検討を継続し、改善が有ったら紹介する事にします。
自動キャリブレーションのソフトをいじっていましたら、出力を変更してから、その出力データを取り込むタイミングを速くすると、かなり正確に校正が出来ることに気が付きました。 そこで、今まで出力設定してからADCでデータを取り込み開始まで10mS待機していたのですが、それを0.5mSまで早くするとかなり正確な校正が出来るようです。 ただし、プリディストーションONよりOFFの方がパルスノイズは少なく見えますが、この変調波形をTS-850でモニターすると、どちらもあまり変わりません。
左上がプリディストーションOFF、右上がプリディストーションONです。 エンベロープに現れた、正弦波は右側が綺麗に見えます。
日を変えて、前回と同じプリディストーション状態で、変調波形を確認してみました。
左上がプリディストーションON、右上がOFFです。どちらもあまり変わりません。 この波形を撮った時の室温は14度。 聴感上はONもOFFもほとんど変わらず、歪感がありましたが、室温が19度まで上がると、歪感がかなり少なくなり、音声だけなら、気にならない程となります。 結局、個々のアンプの性能を揃える事が難しく、室温も季節任せのハムの場合、全くメリットの無い変調方式で有る事を悟った次第です。 この送信機システムは半導体の性能限界に挑戦するような放送機なら、そのアンプ室の空調機器を入れてもペイするシステムでしょうが、無銭家にとっては、金食い虫以外なにものでもないと言う結論でこのプロジェクトを終了します。
メリットを見出しませんでしたが、例え数局でも良いから交信記録を残す為に、TSSに4000円も払って、自作機の認定を受け、総通で運用許可を取る事にします。
ここまでの最新全データを公開して置きます。
RFADC_AMTX_audio-10.pdfをダウンロード
AMTX-ADC-DAC_decorder_10.cをダウンロード
＜カテゴリ AM送信機（デジタル方式） ＞ [Si5351A VFO]
デジタル方式 AM送信機の組み立てを行っている最中に送信周波数がずれるという問題が見つかり、またしても、PLL VFOは頓挫していましたので、PLL VFOをきっぱり諦めてSi5351によるDDSへ作り替える事にします。 SI5351のICは手元に在庫が有ったのですが、10pinの変換基板と25MHzのクリスタルが有りませんでしたので、これをやっと手配して、半日で、基板改造と、ソフト変更を行い、無事完成しました。
左が、DDS VFO化した時のLCD表示で、このショットはキャリブレーションモードの時です。
DDS VFOの配線図7MHz_Si5351_VFO.pdfをダウンロード
DDS VFOのソフト AMTX-Si5351-VFO_7MHz.cをダウンロード
また、再設計を余儀なくされたRFパワーアンプも上の写真のように、ある程度見込みがつき、最大出力16Wくらいで、熱設計も目途が出てきましたので、データを取った後、全12台を作り替える事にします。
設計変更のメインは、CMOS ICによるゲートドライブの復活です。 CMOSゲートによるドライブは、2N7000クラスのCiss=20PくらいのFETに限られ、出力10W クラスのFETのCiss=400Pくらいのゲートをドライブする事は無理でした。 そこで、このCMOSゲートの出力で、BS170 プッシュプル回路をドライブし、その出力として、1W程度の正弦波に近い出力を得た後、これで、１０W クラスのプッシュプルによる終段をドライブするという構想にしました。
結果はVY FBで、12Vの電源電圧で16Wが得られ、試作機では73％の効率でした。 また、BS170プッシュプルによるドライバーもFETを指でつまんでも問題ない程しか発熱しません。 ただし、データシートに書かれたPd max をオーバーしないように、安全の為、ドレインラインに4.7Ωの抵抗を入れました。 この状態で、終段の電源電圧を13.8Vまで上げると、出力は約21Wとなり、電源電圧対出力の関係のリニアリティは確保されており、ドライバーとしての余裕も確認出来ました。 実際の運用では、電源電圧は12Vとし、終段のFETのPdがオーバーしないようにします。
E級アンプを構成する為の、共振回路のコンデンサの値が、計算値と大きく異なる状態が継続していましたが、積層セラミックコンデンサ（MLCC）にDCバイアスを与えた時の容量ダウンが、当初考えていた数値よりかなり大きい事がわかりました。 MLCCの特徴について、詳しい解説がここにあります。 チップタイプのコンデンサはほぼ全てMLCCタイプですので、この問題は避けて通れない事になります。 従い、共振周波数を決めるコンデンサの両端には、DC電圧がかからないように回路変更を実施しました。 また、アキシャルやチップ部品で構成したインダクターのDC抵抗はかなりバラツキ、動作状態により、経時変化も大きい事から、DC直結の出力トランスはコアの磁気飽和が頻繁に発生し、FETを熱破壊する事も判りましたので、自作のUEWによるコイル以外の場合、トランスはDCカットする事にしました。
このAM送信機を組み上げて、パワーアンプの動作テストを行う時、RF出力のGNDをシャーシに接触させて置かないと、おかしなオシロの画面になるのですが、この原因が判るまで、2週間かかり、その間、回路構成まで疑う事になってしまい、ほとほと疲れました。
この問題で、電源フィルターのGNDを一部修正し、CNP12のピン番号が逆でしたのでこれも修正しました。 RFADC_AMTX_audio-1.pdfをダウンロード
この対策を行った後、取得したパワーアンプのデータは以下のようになりました。 当初、追加してあったドライバー段の電源ラインの4.7Ω抵抗は廃止してあります。
終段の効率が80%を切っていますが、出力が大きくなった分、1石当たりのPdは許容値を超えているかも知れません。 またBS170プッシュプル回路のPdもギリギリ許容値なので、以後、この状態で検討を進めていきます。
パワーアンプが1台完成したので、この1台のみを半完成状態の送信機に接続し、出力をチェックしました。 送信開始直後は16Wくらい有る出力が、どんどん減少し、約10秒後には５Wくらいになってしまいます。 原因を調べる為に、各ブロックの入出力をひとつづつショートしていくと、BPFの入出力を直結した時この現象が起こらなくなりました。 原因は、直列共振の為に使用したMLCCタイプの100Pでした。 これを40年以上前のDISCタイプの100Pに変更したら、あっさりと直ってしまいました。 最近は100Pの容量でもMLCCになっているので要注意ですね。 本来はシルバードマイカコンデンサでないとダメなのですが、フィルターのケースの中に納まりません。 実験に使ったセラミックコンデンサは公称50V耐圧で実力1000Vくらいありますので、これに交換し、様子をみます。
2023年1月
改良型のパワーアンプが12台完成しました。
12台のアンプは、7195KHzにてドライブし、出力最大となるように、出力のパイ型LPFのコイル(L204)を微調整したものです。 12台中1台がコイルの巻き数が10ターンで、残りは全て11ターンにし、コイルのピッチを広げたり、狭めたりしました。 使った電源は実際に使用する回路を使い、測定した電源電圧はラインフィルターを通った後のRFパワーアンプの入力端子間のものです。 すこし、レギュレーションが悪いですが、後々問題になりそうでしたら、検討する事にし、それまではこのまま進行します。
12台のアンプのデータを取り、出力が小さい順に番号を付けました。 この番号が8bitのエンコーダーでLSB側から①、②、③・・・・とMSBまで配列されます。 ただ、心配ごとが。 ちょっとパワーが出すぎです。 Pdも許容値以上かも知れません。
また、出力波形の左側は、トロイダルコアによるトランスの1次側、右が2次側の波形で、極性が反転していますが。レベル差はほとんどありません。 前回NGだったのは出力回路を直列共振回路にしたのが原因であろうと予想し、今回は以前、電力合成が成功したLPF型にしました。
この12台の製作の途中で、秋月のBS170の在庫がなくなり、やむなく2N7000に一部変更しましたが、2N7000でドライバーを構成したアンプはいずれも18W以上を出力していますが、終段の効率は70%を切ってしまいました。
左のグラフは、FET MTA100N10 のケース温度（Tc)対ドレイン損失(Pd)の関係をグラフにしたものです。 これによると、終段FETのケース温度が60度の時でも、Pdは21.6Wありますが、この数値は、放熱板の代わりに用意した、銅箔が均等に60度になった時で、厚さ25ミクロンの銅箔面を均等に暖める訳はなく、エージングで確認するしかないでしょう。
ここまでの、エンコーダー + RFアンプユニットの回路図 RFADC_AMPx12-3.pdfをダウンロード
ここまで出来た所で、出来の良さそうな4台のアンプを使って、電力合成の確認を行いました。 結果は全くダメでした。 出力が足し算されません。 組み合わせによっては減算される事も発生します。
やはり、AMPの出力の位相が完全に揃っていないようです。 左のグラフは終段のLPFの減衰特性ですが、緑色の線は、コイルのインピーダンスと負荷抵抗50Ωの比をdBで表したもののようです。 7MHz付近にピークが有り、ここで、LCによる共振が発生し、きれいな減衰特性を得ていると思われますが、当然、この共振ポイントを境にして、その両側の位相は逆転します。 12台のアンプのLPFの特性がそろっていない事は前述していますが、共振周波数は管理されておりませんので、位相が真逆のAMPが出来て当然のようです。 前回、LCの共振回路が影響して、出力の合成がうまくいかなかったので、初期のころ、LPF付きAMPで電力合成の実験を行い、そこそこのデータが得られていましたので、今回もそれに合わせたのですが、前回はたまたま位相がそろっていた為だったのでしょう。
左の波形は、終段のLPFを廃止した時の出力波形です。 クロスオーバーぎみの波形ですが、E級アンプの共振コンデンサにDCがかからないようにした結果、ほぼ計算通りの容量で、きれいなドレイン波形を形成出来ており、トロイダルコアによるトランスを経由しても、歪の変化は有りません。
とりあえず、4台のみLPFを廃止したアンプを作り、そのデータを取ってみました。
出力はかなり落ちましたが、効率が全て70%台となり、1石当たりのPdも安心できるレベルまで少なくなりました。
この4台のアンプを下からBit1,2,3,4の順に並べ、合成トランスを50：12.5のインピーダンス比にして、電力合成のデータを取ってみました。
4台のアンプをバイナリーで駆動していますので、データとしては15種類になります。 一番下のデータは4台のアンプを全て合成した時のデータになりますが、計算上では48Wくらいにならないとダメですから、かなりロスが生じている状態です。 ただし、実測データは理想の直線と合致はしていませんが、そこそこの数値を示しています。 仮にこの状態で、プリディストーションを行い、全部補正出来たとすると、各アンプの合成出力はLSB 1bit以内に補正出来る事を示しています。
この4台のデータから、なんとか目途が立ってきました。 12台全部の改造を行い、確認をする事にします。
完成した12台のパワーアンプとそのデータです。 番号は、前回のナンバーをそのまま使いましたので、出力順には並んでいません。 LPFを廃止したら、全部ではありませんが、出力レベルの傾向が逆転した感じです。
確認を始めたところが、途中で、自作の電源が壊れ、12Vの電圧が38Vまで上昇し、電源用IC,DDS IC、LCDを壊してしまいました。 この事故の為、また、検討がストップする事を避ける為、電源の壊れた原因を突き止める上でも、破壊したICやLCDの交換を行い、中には、発熱で、銅箔パターンが2cmくらいの長さで焼失したりしましたが、なんとか正月休みと次に3連休を使い回復できました。
電源が壊れた原因は12V8Aの負荷に1分間以上耐える事が出来ず、シリーズ制御用のTRがコレクタ・エミッタ間ショートで、約38Vの電圧が12Vラインに加わった為と判りました。 この時のTR 2SA1943のコレクタ損は248W、3石構成ですから、1石当たり均等に流れると83Wの消費になり、ぎりぎりセーフの範疇ですが、3石のバランスが崩れ、特定の1石に損失が集中した結果、壊れたみたいです。 とりあえずはリニアアンプ用に用意したAC/DCコンバーターを使って検討し、時間が出来たら電源の修復を行う事にします。
電力合成を行う上で、各パワーアンプの出力端子での位相を確認してみました。
左上がNo.5とNo.6 の比較、右上が、No.10とNo.6の位相比較です。 垂直の赤い線は両方の波形のピークを直線で結んだもので、この線が傾いていれば位相差があると判断できますが、問題はないと言える状態になっていました。
左は、４つのアンプを合成した後の出力波形ですが、大きな歪はなく、実際の送信機では、この後に6次のBPFを通してアンテナに接続されます。
①②③④の合成確認が終われば、次に③④⑤⑥の4台の確認を行い、以後2台ずつずらしながら最後の⑨⑩⑪⑫の組み合わせまで確認した結果、4台合計の最小出力は30W、最大出力は40Wとなり、最大出力時の全消費電流は7Aとなりました。 一応全ユニット合成が出来る事は確認できました。
単体での効率は70%台のアンプでしたが、4台合成時の概略効率は45％くらいまで落ちてしまいました。
放送局の設備でも真空管式より20%以上の効率とのことなので、半導体のPWM機より効率は悪いのでしょう。
つぎは、組み込みを行い、全12台の合成テストをトライします。
12台のアンプを実装完了し、8bitのデータを１から手動でアップしていきます。 電力合成トランスのインダクタンス分をキャンセルさせる為の直列共振回路がうまく動作しないので、コイルの巻き数を減らし、50Pの固定コンデンサと50Pのバリコンで調整出来る範囲に納めました。 テストモードで、ADのカウント値を上げて行き、63までは順調に増加して、64の時、出力がゼロになりました。 6bit目のラインが動作していないようです。 調査した結果、MSB側の3bit-7のデコーダーが動作していません。 原因はPIC16F84Aが死んでいました。 このマイコンに過電圧が加わり死んだみたいです。 部品箱をひっくり返して、同様なマイコンを探すと、PIC16F1827というマイコンが見つかりました。 18pinでI/Oもコンパチです。 早々、マイコンを差し替え、ソフトを改造して、やっと64カウント以上の確認が出来るようになりました。 127で25W、全電流が7A,128で25Wをわずかに超えますが全電流は5.8A。 出力が増加したのに、電流は減りました。 ふしぎな動作ですね。 効率が悪いのもうなづけます。 手動確認は結構時間がかかりますので、ここまで。 これ以上のカウントは実際に変調をかけて行います。
上の波形は1KHzにて変調をかけたもので、見るも無残な波形をしております。 まだ、プリディストーションはかけていません。45%の波形までは、なんとかなるか。と考えますが、88%の変調は、ちょっと難儀しそうですね。 また、変調度に関係なく、周期的に発生しているパルスノイズも気になるところです。
修理完了したデコーダーの回路図 RFADC_AMPx12-4.pdfをダウンロード
デジタル方式 AM送信機 再構築 へ続く
＜カテゴリ AM送信機（デジタル方式） ＞
デジタル方式AM送信機の配線が終わりましたので、いよいよ動作確認です。
まずは、オーディオ部分から。 マイクを繋ぎ、普通にしゃべってみて、変調度計のバーグラフの動きをチェックしました。 これが、さっぱりで、まともに動作しません。
ピークホールド機能をマイコンのソフトでやったのですが、このソフトの出来が悪く、思ったような動作をしません。 結局、左の回路図に示す通り、OP-AMPを追加する大幅改造になってしまいました。 ピークホールド機能は、ハードで構成し、マイコンは単純に出てきたDC信号をAD変換するだけにしたら、うまくいきました。
電力合成回路のマイコンによるデコーダーの動作確認をしている時、間違って、RA1端子に12Vの電圧をかけてしまい、このI/Oが壊れました。 やむなく、今まで、RA0,RA1,RA2の3bitでデコードしていたものを、RA2,RA3,RA4の3bitへ変更し、PORTAを読み取った後、右へ2bitシフトして、解決しました。 12Vを間違って印加したのは、7pinのコネクタが二つあり、これを間違ってしまったもので、今後同じような事故が起こらないように、CNP13を7pinから6pinに変更しました。
次に、RFパワーアンプへの信号接続と、電源供給をチェックです。信号系統は、一応設計通りデコードされた7MHzのキャリアが供給されるようになっていましたが、12Vの電源を接続すると、焦げ臭いにおいがして、煙がでます。 発煙箇所は3.3Vの安定化電源。 スペックを調べてみたら、最大入力電圧は6Vとの事で、ここに12Vを加えた為でした。 やむなく、3.3Vの3端子レギュレーターの前に５V1Aの3端子レギュレーターを追加して、対応しました。 すでに2石のICを壊していますので、手持ちのIC在庫が気になります。
10月の最後の日曜日。 電力合成回路がうまくいきません。 ステップ出力はなんとか理屈通りでるのですが、パワーが全然足りない。 消費電流が２A近くあるのに、0.１Wも出ない。
この原因を調べていましたら、RFパワーアンプの出力の歪が各アンプでまちまちで、合成したときうまくかさならないんか？ 位相がバラバラなのか？ そうこうしている内に、FETが死にます。 結局、真の原因は判らずじまいでした。
特定のパワーアンプが何回も煙を出して、FETが死んでしまう原因が判りました。 プッシュプルアンプの2石のFETを同時にONする、いわゆる、貫通現象が発生しているのが原因でした。 終段のゲートをクランプ回路で構成した事により、2石のFETが同時にONする可能性が大きくなり、その状態でドライバー段の出力波形がバイアス電流の調整の仕方で変った時、貫通電流が発生し、この原因を取り除かないまま、壊れたFETのみを交換する為、何度も煙を出して壊れるというのが真相でした。対策を検討する必要になるかも。
7195KHzで送信状態にして、受信機でこのキャリアを受信しようとしますが、ハムバンドの中を探しても、キャリアが見つかりません。 送信波形をオシロでモニターして7MHz付近にある事は間違いありませんので、周波数カウンターを接続してみると、なんと6935KHz付近なっているではありませんか。 どこかでPLLの計算を間違ったみたいです。 さらに、オシロで波形を見ながら、パワーアンプの出力ラインに指が触れると、周波数が低い方へ動きます。 また、パワーアンプ基板のGNDをシャーシに接触させても、周波数が動きます。
かくして、簡単なアンプで済まそうと作成した12台のアンプは、その出力が正弦波より大きく歪、計算通りの電力合成が出来ないという事が判り、12台のパワーアンプは再検討せざるを得なくなりました。 また、PLL VFOも不安定で、これも改善が必要です。
しばらくこのプロジェクトは休止します。
デジタル方式 AM送信機 再設計 へ続く。
＜カテゴリ AM送信機（デジタル方式） ＞
主な回路ブロックが出来上がってきましたので、いよいよ組み立てに入ります。
左上は、50MHz LPFから改造した7MHz BPFです。 右上は、その特性をネットワークアナライザーで測定したデータになります。 第2高調波帯については、7次LPFと同等ですが、3次以上の高調波に対しては、7次LPF以上の減衰を確保しております。 低調波領域では、急激な減衰は期待できませんが、RFADCのサンプリング周波数500KHzがどのように影響するかはまだ分かりません。
上の画像は、BPFと出力レベル検出回路、同軸リレー、アンテナ端子と、受信機へのアンテナ入力端子をまとめたものです。
デコーダーから、12台のRFアンプへの配線が完了し、そして、12台のアンプから電力合成回路への配線も完了しました。 やっと完成です。 ここまで、2週間かかりました。
ベースになっているシャーシーはTS-700ですが、なんとかこのサイズに収まりました。
＜カテゴリ AM送信機（デジタル方式） ＞
dsPICを使ったAD変換と、プリディストーション機能付きの回路が出来上がりましたので、次は、8bitのデジタル信号を7MHzのキャリア信号に変え、この8bitの7MHzキャリア信号を高周波のままデジタルアナログ変換を行います。
今回のパワーアンプの基準出力は1台当たり、15Wに設定しましたので、ピーク出力は計算上は約109Wですが、ロスがありますので、目標ピーク100Wとして、 キャリア出力はその1/4の25Wとします。
構成としては、LSB側のアンプをバイナリ駆動する5台のアンプと、MSB側の3bitをデコードして、駆動する7台のアンプ、合計12台のアンプの出力を、直列電力合成を行い、この合成の過程でDA変換を実現します。 電力合成回路に残る浮遊リアクタンスを直列共振回路でキャンセルした後、７MHｚのBPFを通して、アンテナへ出力させます。
デジタル回路の基本としては、8bitの信号をDA変換する為には、重みづけした電力増幅器が8台あれば良いのですが、その場合、最上位ビットの出力は、最大ピーク電力の1/2必要です。 今回、作成しているAM送信機の最大出力はピーク時100Wであり、最上位ビットは50W必要です。 50Wなら簡単に1台のアンプで実現できますが、放送局の場合、最大ピーク電力1000KWとかという数値になりますので、その1/2の出力でも、半導体によるアンプでは実現不可能であり、100Wから200Wくらいのアンプを沢山同時ドライブして作る必要がある為、わざわざデコードして、数多くのアンプをドライブする事になります。 今回のAM送信機は、あえて、小電力のアンプを並べて、高周波のままデジタルアナログ変換を行う実験と、電力合成の時に発生する非直線性を改善するプリディストーション効果を確認する事をメインにしておりますので、コストパフォーマンスは甚だ悪い物になっております。
このように、交信を行う目的だけなら、あまりメリットは無いのですが、すでに、複数のOMさんが、この方式でON AIRされており、その受信音は、PWM方式や、プレートスクリーン同時変調の音よりも、明らかに了解度が良く、その理由を確かめる事も一つの目的となって、製作を始めたものです。
左は、dsPICからの8bitデジタル信号（オーディオ）をLSB側のバイナリー駆動回路で、5bitの7MHzのキャリア信号に変える回路と、MSB側、3bitのデコーダーです。 このデコード機能は、標準ロジックICのなかでは、見つける事が出来ませんでしたので、ジャンク箱に眠ていた、古い初期のPICを使い、ソフトで必要な7chのデコードを行っています。
今では標準となっている内蔵のCR発振回路は、初期のPICには内蔵されていなく、外部発振回路オンリーですので、手持ちのクリスタルを使い、最高周波数の20MHzで動作させ、デコードの時間遅れを最小にしようとしています。 7個のLEDはデコーダーのデバッグと、のちのち、RFアンプが接続された時のモニターとして使います。 ロジックICの74HC00は本来3個で良いのですが、トラブルが発生した時の為に、予備として1個追加してあります。 この予備は電源以外は接続はされておりません。
ひだりの真理値表は、このPICが3bitのデータをどのように変換するかを示したものです。
ソフト的には、非常に簡単で、この変換を高速で繰り返す以外、何もしないマイコンになっております。
これらのドライブ信号により、以前、完成した12台のパワーアンプを駆動し、その出力を直列合成して、DA変換する回路が下の基板になります。 一応位相関係の動作チェックは完了しております。コアサイズが2種類ありますので、青色のコアはMSB側、黒色のコアはLSB側で使います。 理由は同じタイプのコアを12個確保出来なかった為で、他意は有りません。
バラックの状態で動作確認ができたら、次のステップとして、送信機としての組み立てに進む事にします。
＜カテゴリ AM送信機（デジタル方式） ＞
RF電力合成器によるDAコンバーターの目途が立ち、必要な12台のRFアンプも完成しましたので、 今回製作するデジタル方式AM送信機の構想を紹介します。 まだ、構想レベルで具体的な製作にはかかれませんが、回路を少しづつ製作する上で、その機能の確認を行う為、まずは、PICマイコンによる制御回路の製作です。
左は、このAM送信機のLCD表示です。 送信機の機能を検討する上で、イメージを得る為に、表示のみ先に作成しました。 オリジナルは、以前作成した50MHz用AMトランシーバーのLCDですが、すでに本体は解体済みですので、この送信機で再利用する事にしました。 送信機の機能が固まるにつれ、表示も変更されますので、最終的には、異なった表示になると思われます。
以下にこの送信機の全体のブロックダイアグラムを示します。
WEB上で入手した情報によれば、短波帯のRF DACのリニアリティは、MW帯より悪化するとの事で、そのリニアリティの改善が肝になりそうです。 そこで、この送信機では、RF復調信号による負帰還（NFB)、または、プリディストーション機能などを検討する事にしており、その実現の手段が、今回の開発のメインになります。
まずは、7MHzのPLL VFOです。 このVFOも、以前の50MHz用VFOをそのまま周波数変更して実現しましたので、簡単に出来上がりました。 このPLL VFOは以前、7MHzのPWM送信機用に作り、パワーアンプの出力がPLL回路にフィードバックして、PLLがアンロックになった失敗作がベースになっており、再度、これを7MHzで使うには不安がありますが、シールドの強化や電源の分離などで、乗り越えようと考えております。 これに使用していますPICから、dsPICを制御する為のI/O設定がまだ、最終では有りませんが、一応、配線図も完成しました。
PLL VFO配線図 7MHz_PLL_VFO.pdfをダウンロード
左の写真が、7MHz帯に改造したPLL VFOの基板です。 VFOのアナログ発振回路の周波数をオリジナルの25MHzから7MHzに変更したことと、DDSのAD9833の発振周波数を700KHz帯に変えただけで、ちゃんと、7MHzのPLL VFOとして動作しております。
周波数の可変スパンは100Hzと1KHzです。 AMオンリーですから、これで支障は無いと判断します。
出力は５Vppありますので、そのままRFパワーアンプへ供給可能です。
一方、音声信号をAD変換し、8bitのバイナリコードに変換した後、RFパワーアンプをドライブする為のデコーダー機能を別のPICマイコンで実現し、このdsPICの中でプリディストーションも実行する予定ですが、その具体的な手段はまだ有りません。 まずは、このdsPIC周辺のハード回路を組み上げ、信号を通しながら検討して行く事にします。
基板に回路を実装するにも、回路図が必要ですので、動作するかどうかも確認していませんが、とりあえず、回路図通り、基板を製作する事にします。
ADコンバーター周辺の回路図 RFADC_AMTX_audio.pdfをダウンロード
当初、テストやプリディトーションモードの設定を、VFO側のマイコンで行うと考えていましたが、DSP側とVFO側の通信がSPIを使って出来る見込みが立ちましたので、DSP側にモード設定機能を移し、VFO側は表示の為の結果をもらうだけにします。
dsPICのオーディオADCとDAC基板が出来ました。 まだ、作っただけで、動作チェックはしておりません。 これから、じっくり時間をかけて、ハードとソフトの検討を開始します。
ADコンバーターの前で、3KHzのLPFをTX-88Dを真似て作ったのが左の特性です。 オーディオ帯域を3KHzまでほぼフラットにして、3KHz以上は急激に落とす特性ですが、やはりメーカー設計にはかないません。 メーカー設計と個人の趣味による設計の大きな差は、試作にどれだけお金をかけられるかの差でありまして、決して技術力の差ではありません。 アナログ回路のLPFはこの特性で一旦手を打ち、dsPICの中で余裕があればFIRフィルターで最終仕上げする事にします。
9月のシルバーウィークを利用して、ソフト開発に取り組んだところ、7MHz PLL VFOとdsPICによるAD変換した10bitのデジタル信号を8bitのRF DACをドライブする為の信号に変換するデコーダーができあがりました。
このデコーダーには、AM送信機のキャリアレベル調整機能、RFDACの非直線性（歪）を補正する為の、自動キャリブレーション機能などを組み込みました。
左が、その機能を実装したLCD表示の一部です。 自動キャリブレーションした結果はフラッシュメモリーにセーブされ、電源ON時に読み出してプリディストーション機能が動作します。 このプリディストーション機能の精度は、入力されたアナログ信号の8bitデータに対して、RFアンプの出力誤差は、今のところ、+/-２カウントまでとしてありますが、実際にRFアンプをつなぎ、ダミー抵抗を負荷とした時の精度を+/-１カウントにすべく、12台の各出力レベルを調整する予定です。
これらを盛り込んだ、ふたつのソースが以下になります。
AMTX-ADC-DAC_decorder.cをダウンロード
dsPICのクロック部分を以前の記事で紹介したdsPIC33CHの設定にすると、発振回路は発振しているのに、Foscが生成されませんでした。 代わりに、dsPIC33FJの設定にすると、うまく動作しました。 dsPIC33FJとdsPIC33CHの生まれ故郷となる会社が異なるのが原因でしょうか？
通常の送信モードの時は、ADCが500KHzでサンプリングし、同じ500KHzのクロックでDA変換しますが、テストモードやオートキャリブレーションモードの時は、随時AD変換を行い、500KHzのサンプリイングを停止し、PICが計算を間違うのを防いでいます。
ここまで出来ると、次はいよいよ12台のパワーアンプとこのデコーダーの結合作業となります。
このAM送信機について、一番の心配毎は、高周波電力合成回路を、500KHzくらいのクロックでDAコンバーターを構成させる訳ですが、このクロック信号がどのくらいのスプリアスレベルになるか判らない事です。 結局このレベルは、AM送信機が完成しないと測定出来ませんので、最後の土壇場で、NGとならないように祈っています。
RF DA変換回路（高周波デジタルアナログ変換）＆ 出力合成回路 へ続く
＜カテゴリ AM送信機（デジタル方式） ＞
E級AMPを製作するつもりでしたが、出来上がったのはD級アンプでした。
実験中に次々とFETが死んでいくBS170 6石によるE級アンプを諦めて、せめて、効率が70%を切っても、壊れないPd 20WクラスのFETによる2石プッシュプル回路を検討する事にしました。
パーツBOXの中で見つけたのが2SK2925。 Pd=20WですがCiss=350PFとBS170x3より6倍近く大きく、もう74HC04ではドライブ出来ません。 そこで、7MHzの200W PWM機で使った、FETをタスキがけにして、振幅を2倍にする回路で実験しました。 しかし、たすき掛けに必要なのは、FETのゲートを完全にON出来る電圧であり、その電圧を確保しようとすると、終段のゲート入力インピーダンスが低い事もあり、結構大きなドライブ電力が必要です。 この電力は0.5Wくらいであり、小信号トランジスタではドライブしきれません。 実験の途中で、FETのたすき掛けを諦め、ダイオードクランプによるレベルシフトにより、ゲートをフル振幅でドライブする回路に変更しました。
上の実装基板は、回路の基礎検討を行った時のもので、12Vの電源で、9Wの出力が得られ、効率も80%くらいになりましたので、 KiCADで作図した基板図をベースに1枚だけ基板を手作りしたのが、下の基板になります。 終段のFETのドレインは45mmｘ15mmの銅箔に張り付けて放熱板としてあります。
上の回路がその全回路図です。 2SK2925のCossは190PF有り、この容量と両面基板の浮遊容量でE級アンプに必要な共振コンデンサは形成されていますので、C7,8は最終的には0PFとなりました。
左の波形がQ2,Q3のゲート電圧の波形となります。 ダイオードクランプのおかげで、約10Vppの電圧で、終段のFETをドライブできます。
当初、初段のBS170のVddを12Vに設定していたのですが、200mAくらい流さないと正常にドライブ出来ず、1分くらいの動作であえなく死んでしまいましたので、Vddを7Vまで下げ、200mA流すと、なんとかE級アンプとして動作するようになりました。 ただし、この状態でもPdcは1.4W有り、効率が50%としても700mWのPdですから、通常運用では壊れるのは時間の問題です。 このBS170をほかのFETに変更しようにも、Ciss=20PFというFETはこれ以外になく、放熱板なしで1.5Wくらいの実力のあるTRに変更するしかなさそうです。
そのTRをさがしている間に、ファイナルの効率を調べる事にします。
まず、C7,8が０PFと置いて、周波数を変えた時のデータです。 Vddは5Vです。
目標の7200KHzで85％。最高94%が得られる周波数は7500KHzでした。 そこで、C7,8を47PFに変更してみたのが下のデータです。
7400KHz付近で80％の最高効率となっており、ここは、C7,8ではなく、L1,2を変更しないとダメなようですが、あいにくL1,2は1uHの固定インダクタでいじれません。
次に実際に動作させるVdd=12Vで比較してみました。
12Vの場合、C7,8は０PFの時が効率はいいみたいです。
終段に使った２SK2925は秋月で90円/石です。 もう少し安いのがないかと物色していると、MTA100N10KRI3というFETが25円/石で見つかりました。 ただし、Cissが425Pもありますので、今度は初段のドライブ能力が問題になりそうです。 そして、BS170の代替TRとともに、このFETを発注しましたので、入手出来たら、確かめる事にします。
8月19日
手配していたトランジスターとFETが届きました。早速、組み換えです。 初段のトランジスターはTTC004BというPc=10W、ft=100MHzの東芝製です。 最初、入力トランス無しでトライしたのですが、ゲインがさっぱりでしたので、 18：6のトランスに変更したところ、Ic=40mAで終段のゲートを10Vppでドライブできるようになりました。 このときのDC入力は0.24Wで、効率1%でも放熱板なしで動作可能です。
終段のFETはケース温度100度のときPd=12WというMTA100N10Kですが、これも２SK2925より効率が良くなっています。
回路図は以下のようになりました。
以下、トランジスターとFETを変更した検討時点での基板の表（SMD面）と裏（部品挿入面）です。
T3のコアはESD-R-10Eですが、18Tで148uHでした。 これは、同等のインダクタンスが得られる他のコアでも代用する事にします。 T1のコアは以前SWR計のCM結合器に使用されていたものですが、4Tで5.7uHのインダクタンスとなりましたのでアミドンの#43系と同等のコアと思われます。
そして、５Vと12V時の全体の出力と効率は以下のようになりました。
12V電源でも86%の効率を確保でき、初段のトランジスターも終段のFETも指でずっと触っていられるくらいしか発熱しません。
次は、この回路を再度プリント基板図に落とし、量産前の最終確認を行います。
これらの波形は、左上が、この基板の入力コネクタの位置での7200KHz信号です。終段に12Vを加えていますので、リンギングが目立ちます。 右上は、Q1で増幅した後の、終段FETゲートドライブ信号で、終段のドレインには電源電圧がかかっていない状態です。 ちなみに、電源のDC12Vが印加されると、リンギングによりギザギザになります。 左下は、終段のドレイン電圧波形です。 E級アンプのつもりで製作してきましたが、動作はD級アンプで有る事が判りました。 右下は、この基板の出力となる50Ωダミー抵抗両端の波形です。 完全な正弦波ではありませんので、電力合成時に問題がでないか心配です。
そして、このNo.1 基板によるデータは以下のようになりました。
最初に試作した回路より若干効率が落ちましたが、この状態で安定するかどうかは今後の台数確認にかかっております。
当初、プリント基板を外注しようと考えていましたが、ICを使用する必要が無くなった事から、12台、全部、手作り基板で行く事にし、たちまち、部品を確保済みの5台分を作成する事にします。 プリント基板の作成は、KiCADで4枚に面付したパターン図をインクジェットプリンターで印刷した後、これを両面テープで生基板に張り付け、最初にボール盤で穴あけを行い、次に外径線に沿って、カッターでケガキ線をいれます。 ケガキ線を表裏とも各20回くらい入れた後、自作のアルミベンダーに差し込み、折り曲げると、綺麗に折れます。 その後、パターンのエッジに1本のケガキ線を入れ、直径1mmくらいの棒状ビットを付けたルューターで、銅箔を削りテスターで完全に切り離された事を確認したら、最後に、直径1mmくらいの球状ビットでこの銅箔カット溝を広げれば出来上がりです。 両面基板の部品挿入面側の銅箔で部品の足がショートしないように、予め、6φくらいのドリルで銅箔を削っておけば楽勝です。
5台のAMP Unitが完成しました。 そして、改めて、各unitを最大出力状態に調整した時のデータは以下のようになりました。
実際に使う12V電源に於いては、出力が最大17.6W、最小14.4W、効率最大86%、最小効率79％です。 各Unitの出力は初段のバイアス電流で調整できますので、直列合成Unitとして使う時は、最小出力のUnitに合わせ込んで、動作させる事になります。
上の表は、4台のアンプをLSB側合成回路に使用した時のデータです。 計算値に対して、かなり少ない誤差で出力出来ており、もう微調整の範囲です。 ここまでできると、自信をもって残り7台のアンプを製作する事にします。
9月の上旬後半ですが、12台のアンプができあがりました。 途中でT2のコアが手配できず、ワンランク下のESD-R-19Eで代用しましたので、このサイズダウンしたコアを使ったアンプは効率も落ちました。 これらはLSB側の小電力用に使えば問題有りませんので、このまま進行します。
出来上がった12台のアンプとそのデータです。
この12台のアンプをRF DAコンバーターとしてAM送信機にまとめていく訳ですが、電力合成回路の製作を行う前に、アナログの音声をデジタルに変換する為に、dsPIC33FJを使った回路を製作必要です。 そして、このdsPICを制御し、送信機として必要な機能をPIC24Fのマイコンで実現すべく、その検討を開始します。
実際に電力合成回路を作成し、12台のアンプによる電力合成を行った結果、合成出力が極端に小さくなり、1Wも出ませんでした。
この原因はパワーアンプ単体の出力が歪んでおり、フェライトコアによるトランスの2次側で、基本波の大部分が第3高調波成分に変わる事のようです。 再検討が必要となりました。
このパワーアンプは、特定の基板で、終段FETが何回も破壊すると言う問題点が見つかり、最終的に没となりました。
＜カテゴリ AM送信機（デジタル方式） ＞
前回の記事のように、10WのE級アンプが出来たので、このアンプを2台用意し、電力合成の実験を行います。 インターネットで電力合成を検索すると、並列電力合成の記事は沢山みつかるのですが、直列合成に関しては、言葉そのものは見つかりますが、その内容を解説した記事を見つける事は出来ませんでした。
特性のそろったE級アンプを2台作成し、その二つの出力を直列に接続して、実験開始です。
パワーアンプ部は、74HC04のFETドライバーと3次LPFを実装させます。 これをカッターとリュウターで削り出した基板に実装し、下記のような2枚の基板が出来上がりました。
上の波形は、2台のAMPを独立した負荷に接続し、両アンプを同相でドライブした時の、負荷抵抗のレベルと位相を見たものです。 下のアンプが少しだけ、位相が進んでいますが、おおまかな動作を見るには支障は無いものと考えます。
ふたつのアンプのそれぞれの性能は以下のようになりました。 ゲートドライバーの74HC04を3回路パラにしたので、効率もかなり改善しました。
左が、Vddを5Vにして、電力合成の結果を見たものです。 上の2行は各AMP単体の５Vでのデータとなります。 合成はLPFの出力を2台シリーズに接続し、10：７のトランスで合計100Ωのインピーダンスを50Ωに変換した後、ダミー抵抗に繋いでいます。
その結果をみていると、少し違和感があります。
まず、個々に測定した出力は、合計して、3.78Wですが、2台を同時駆動して得られた出力は4.84Wと、計算から28%も高くなっています。 しかし、いいかげんなインピーダンス変換トランスでしたので、その誤差かもしれないと、納得して、次のデータを見ます。 この次のデータは、二つの基板に電源を通電したまま、一方のアンプのゲートドライブをONさせたものです。 その時の出力は１Wと0.9W。平均して0.95Wという事は、単独の時の半分のパワーしか有りません。 どうも、片方のアンプだけの場合、負荷抵抗と、動作していないパワーアンプのアンプ側へ出力が分散されるようです。 直列合成の場合、動作停止中のアンプは、負荷抵抗と同じ働きをし、結果的に、ダミー抵抗側へ伝送される電力は1/4になるのかも知れません。
その下のデータはゲートドライブはONしたまま、終段の電源をON/OFFしたものです。 電源の入力端子をオープンにした時と、ショートした時のデータを示します。 この場合も同じように動作していないアンプは負荷抵抗になってしまうのでしょう。 電力合成を直列方式で行う場合は、合成の各電力が一定の場合、その整合もやりようがありますが、複数のアンプがON/OFFを無秩序に繰り返す場合、何か特別な手当てをしているのかも知れません。
二つのアンプ間の位相差が悪さをしているのでは？と、各アンプのLPF出力端より位相差が少ない、LPF前の出力トランスの2次側をいきなり直列に接続し、得たデータが左の表です。 この表で大きく前回と異なるのは、出力が単体の時の半分になってしまい、2台合成時の出力と、単体の時の出力と変わらない事。 それに、ゲートドライバーでON/OFFした時も電源をON/OFFした時でも、出力差は大差なく、2台合成出力の約28%から25%くらいしかない事です。 結局、出力OFF時の出力インピーダンスを解決しない限り、直列合成はあり得ないと思われます。
電力合成時、複数のアンプが任意にON/OFFを繰り返すような場合、出力インピーダンスの変化は避けられず、この出力インピーダンスの影響が、アンプの動作条件に即影響する、E級アンプそのものが不適当ではないかと考え、なにか情報がないか探すと、放送機に於けるD級とE級アンプの比較レポートが見つかりました。 このレポートでは負荷変動についての評価は有りませんが、D級アンプが有利との結論になっています。 レポートの中で、D級アンプは電源電圧に対する出力のリニアリティがE級より劣るとありますが、デジタル方式のAM変調なら、その欠点は全く問題になりません。 また、NHKがレポートしているデジタル方式のAM送信機も、個々のアンプはD級とありました。 ただし、これらの検討している周波数帯は1.6MHz以下の世界であり、目標とする７MHｚ帯では、やはりE級アンプに軍配が上がりそうです。
そして、直列電力合成に関する文献を見つける事が出来ました。 この記事は2006年に発表されたもので、5MHz時の最大効率が90%程度を示すD級アンプの計算値がグラフデータの中にあります。 現在は７MHｚで、90%台を出せるE級アンプを素人でも作る事ができますので、E級アンプの方が効率はよさそうです。 直列電力合成のヒントも判りましたので、E級アンプによる直列電力合成に再トライする事にします。
以下のように二つのAMPを接続し、T21とT22の巻き数比とRLの抵抗値を変えながらデータを取る事にします。 T21,T22の1次側巻き数は13ターン。 使用したフェライトコアは、秋月で入手したTR-20-10-5EDです。
まず、ふたつのアンプに13：4の巻き数比（Zout=50ｘ（4/13）2乗=4.7Ω）のトランスを接続し、単独に動作させた時のデータです。
次に、このふたつのAMPの出力を直列に接続し、両AMPを動作させ、9.4ΩのRLに接続しますが、そのとき、TC21とL21で直列共振させます。 さらに、片方ずつドライブし取得したデータです。 同様にしてT21,22の2次側の巻き数を３→２と変化させ、RLもそれに応じて変更した時のデータとなります。 各表の一番右側にある電圧比は、両AMP同時駆動時の出力電圧（電力ではありません）を100%とした時、片方だけドライブした時の出力電圧の比です。
これは、50%が理想で、試作回路にバラツキがありますが、おおむね、50%となっています。 T21,22の巻き数比を、AMPの総台数の平方根対１に設定すると、2次側の総インピーダンスが50Ωになり、都合がよさそうです。 AMPは、同一出力のMSB側と、バイナリー出力のLSB側に分かれますが、LSB側は全部合わせても1/3程度のインピーダンスですので、合成する時のインピーダンスの総数はMSB側の全台数+0.33程度になると考えられます。 これは、実際にアンプの割り振りが決まった時点で、詳細を決める必要が有りそうです。
当初、AMPを2台作成し、データを取り、良好なら、プリント基板を起こし、量産する予定でしたが、現状では、今検討中の回路で完成するか確信が持てませんので、さらに2台の基板を追加する事にします。
4台のE級アンプが完成しました。 上が共通の回路図となります。 個々のアンプで、出力のバラツキがありますが、出力段のLPFのインダクターを伸ばしたり、縮めたりして、出力を調整する事が出来ます。 この4台を使い、電力合成の実験を継続する事にします。
左が電力合成回路のブロック図です。
合成トランスT1からT4の巻き数比はMSB側のシュミレーションとLSB側のシュミレーションでは異なります。
MSB側のシュミレーション時は4台のAMPとも合成トランスの巻き数比は8:4で、4台の直列インピーダンスは合計して50Ωになるように設定します。
LSB側のシュミレーションでは、バイナリー出力となるように、8:4、8:2、8:1、16:1とそれぞれ電圧が半分になるように設定します。 この場合、合計のインピーダンスは50Ωになりませんが、シュミレーションですから、問題有りません。
最初の表は、4台のアンプの出力が一定になるように、LPFのコイルを調整し、各々、単独負荷で、測定したデータです。 NO.１と２のアンプは、作成した初期の状態では85%の効率でしたが、今回改めて測定すると、かなり悪くなっています。 原因はまだつかめていません。 しかし、出力レベルは4台とも1.56Wに揃えました。
次の真ん中の表は、MSB側のシュミレーションで、すべて、同じ出力状態で、４台同時ドライブ、3台同時、2台同時、そして1台だけドライブしたときのデータです。計算値と書いた数値が4台同時ドライブの電圧レベルを100％とした時の、計算上の電圧比で、電圧比と書かれた列の数値が実際に得られた電圧比になります。 この結果は、かなり低い値になって、リニアリティが確保できない事を表していますが、トランスの巻き数比は変えられませんが、巻き数は変える事ができますので、実際に製作する時はカットアンドトライする事にします。
一番下の表は、LSB側をシュミレーションしたもので、電圧比は計算値にかなり近い値を示します。 これは、最終的に、個々のアンプの出力レベルを微調する事で改善できます。
この合成トランスの2次側に直列共振回路を入れて、合成トランスが持つ浮遊容量や浮遊インダクタンスをキャンセルさせていますが、この共振回路のQと出力レベルは無関係で有る事を確認できましたので、最終的に送信機にまとめる時、バリコンの耐圧が許容可能な限り大きなQに設定し、スプリアスの抑制にも使う事にします。
下が、この実験中の風景です。
ここまで出来ましたので、次は、基板を8枚にして、AM送信機の予備検討をしようとして、新たに、4枚の基板の手作りを始めました。 そして、先行の1台が出来ましたので、動作テストをすると、パワーは出るのですが、効率が50%台しか出ません。 前回作成のNo.3と4の基板では80%台を出していましたので、 その原因が判りません。 Vddを５Vと１２Vと交互に変化させながら、原因を検討していたところ、ゲートドライブなしの状態でIdが1mAとか２ｍAなど流れるようになってしまいました。 これは、明らかにFETの劣化です。 5台の試作基板で、効率が大幅に異なることと、FETの劣化というトラブルにより、この10Wアンプは安定性と信頼性が疑問になって来ました。
そして、FETを外して単品の導通テストを行うと、約半数のFETがドレン-ソース間のON時の抵抗が増大しており、これが効率を悪くしている原因のようです。 かくして、BS170によるE級アンプは失敗に終わりました。
AMの場合、無変調時でも、10Wアンプはフルパワーを連続して出す必要がありますので、10Wクラスの連続動作可能な高効率アンプを再検討する必要がありそうです。
高効率E級アンプ再トライ へ続く。
＜カテゴリ AM送信機（デジタル方式） ＞
７MHｚで10Wくらいの安いアンプを作ろうとしています。 目標は、効率80％以上のE級アンプです。 首尾よく、試作に成功したら、これを十数台作り、電力合成して、AM送信機に仕上げる魂胆です。
参考にしたのは、E級アンプの実践的なレポートのある、JK1LSE OM のブログです。
まずは、効率90%のE級アンプへの挑戦です。 これが意外と難しい。なかなか90%の大台が出ません。 とりあえず、80％台がでましたので、ここで一区切りし、次のstepへ進む事にしますが、以下そこまでの経過です。
上の回路図が今回検討開始に当たり、設定した配線図になります。 終段はBS170の2石パラレル、プッシュプル（2ｘ2）形式で、E級アンプを構成させます。 そのドライブ回路は、FETゲートドライバーのMCP1402Tで、電源電圧を12Vにして、BS170をフルスィングします。 その前に、CMOSゲートによりデッドタイム生成を行い、ファイナルのプッシュプル回路のFETが同時にON する事を防止します。 さらにその前段にDCバイアスを調整して、7MHzの矩形波のデューティ比を調整できるようにしてあります。 7MHzの源信号は、以前作成したDDSから4.5Vppでドライブします。
左は、そのゲートどライブ回路を蛇の目基板に実装したところです。 VDD５Vにて、70％台の効率を出せるのですが、このゲートドライバーのMCP1402Tがかなり熱くなります。 コアや巻き数を変更しながら、電源電圧も５V、10V、12Vと変化させているうちにICが壊れてしまいました。 とりあえず、ICは4個購入してありましたので、修理交換して、各定数の最適値を探して、80%台の効率が得られる状態になりましたので、12Vで1分くらい動作させた結果、今度はBS170、4石を道連れにこのゲートドライバーも壊れてしまいました。 データシートを見る限り、電源電圧12Vは全く問題ないはずですが、ファイナルの電源電圧を12Vにすると、たちまち壊れてしまいます。 原因を調べようにも、すでに手持ちのICは全滅。 やむなく、手持ちのTC4426に改造して、再検討開始です。
ただし、TC4426を以前RSで買った時は90円でしたが、現在は246円以上していますので、もっと安いICへ置き換えが必要です。 置き換え品は後で探す事にして、実際に組みあがった回路は以下のようになりました。3枚の写真の間はリード線や同軸ケーブルでつながれています。
上の波形は左から、ゲート端子の電圧（１０V/DIV)、ドレイン電圧（20V/DIV)、ドレンイン電圧とフィルター後の出力波形（20V/DIV)です。
見ての通り、ドレイン電圧が同じ形をしていません。 回路を非対称に作った事が影響しているかもしれません。 このような波形ですが、実測データは下のようになりました。
VDD 5V、12Vいずれの状態でも80%台の効率は確保できましたが、12V電源の場合、FET１石にかかるPdは、2x3の場合で、0.446Wとなりました。 これは、データシートから割り出した筐体内温度60度の許容値0.599Wの74%で実用レベルです。 ちなみに、2x2の場合、1石当たり0.669Wとなり、これは許容値ギリギリで、余裕が有りませんので、交信中に壊れる確率が高いです。 2x2の構成で放熱板を追加するより、FETを2石増やして2x3にした方が安くつきそうです。
このアンプを8bitのDAコンバーター用に使うと、最低12台、欲を出して、bit数を10bitまで上げると最低21台作る必要があり、大きなフェライトコアを使った現状アンプでは、フェライトコアの材料代だけで、600円くらいしますので、21台作ろうとしたら、12,000円くらいになってしまいます。 そこで、コストダウンの為に、L1を手持ちのチョークコイル（100個くらい在庫）に変更し、T2のコアも、一回り小さなフェライトコアに変える実験を行いました。 左がその写真です。
出力トランスに使うフェライトコアをESD-R-22SDに変えると、150円くらいで手にいりますので、21台分で、3000円と少しで実現できます。 そして、検討の結果、効率は89％まで向上し、コストダウン出来た上、効率も上げる事ができました。
1uHの空芯コイルは基板から10cm以上離れた場所で約1uHでしたが、写真のように基板に密着させた状態では0.89uHしかありませんでした。 そこで、L3とL4を0.5uHにした時のデータを取ってみました。
VDD5Vの時は91%の効率となりましたが、12Vの時は73%まで悪化しています。 やはり、L3,L4は1uH前後でないとダメ見たいです。
そこで、1uHのアキシャルインダクタに変更してみました。 このインダクタの特徴は小型であることと、そこそこのQが確保できる事です。 秋月で1本7円で販売されていました。
7200KHzに周波数を固定して、C14と15を変化させた時のデータです。 ５Vの電源では、91%の効率をあげる条件がありますが、同じ条件で、１２Vにすると、70%くらいまで落ちてしまいます。 表の中で、色分けした条件なら、なんとか80%をキープします。 80%でも、Pdは余裕がありますので、あまり欲張らない方が良いかも知れません。
今までの実験経過から、部品のレイアウトを整然と行い、リンギングの発生を抑える事が、安定に高効率を得る条件のようですので、ゲートドライブ用のICが確保で得来た時点で基板を作り替えてみる事になりそうです。
ゲートドライバーのICと変換基板を手配できましたので、さっそく実装してみました。 ところが、ICの仕様を読み間違えたようで、入力レベルが5V以上必要なICでした。 また、TC4426を使って、Vddを12Vまで上げると、異常信号でAM変調されます。 出力段の信号がTC4426の入力にフィードバックされているような波形で、Vddを下げると、小さくはなりますが、ゼロにはなりません。 そこで、このゲートドライバーは止めて、74HC04のみでFETのゲートをドライブしてみました。 すると、異常信号によるAM成分は消えてきれいになり、かつTC4426の時より出力が出るようになりました。 以降、74HC04のみで進行する事にします。
配線図は以下です。
上の表は、74HC04オンリーで、1uHのアキシャルインダクターを使用した時のデータです。
Vdd=12VでC14,15が709PFのとき、79%の効率で11Wを出力し、Vdd=5Vの時の効率が81％です。 １２Vと5Vの時の効率があまり変わらないという事は、このアンプを10数台電力合成した時の個々の出力を、Vddを変える事により簡単に直線的に変更できることになりますので、便利です。 左の写真は、アキシャルコイル実装状態で、基板の中がかなりすっきりとなりました。
従来、プリント基板の作図を行う場合、プロ用のソフトを使っていましたが、このプロ用のソフトはWindows XP用で、それ以降のOSでは、ライセンスの関係で動かないという問題がありました。 XPがインストールされたデスクトップのPCとHD仕様のディスプレーは有るのですが、この古いPCを引っ張り出しても、狭い机が、いっそう使いにくくなりますので、最新の無償のソフトを探す事にしました。 そして、見つかったのが、KiCADという、私が以前使っていたプロ用のソフトと似たようなアプリが今、世界中で利用されている事を知りました。
さっそく、このソフトをインストールして、このE級アンプの基板の作図を始めました。 初めてのソフトでも、インターネットで検索すれば、たちまち、操作方法のアドバイスがあり、約5日間で、配線図、基板図用の、オリジナルのシンボルやフットパターンを追加しながら、基板図ができあがりましたので、できた基板図の通りカッターとリューターで銅箔をはがし、1枚だけ基板を試作しました。 下が、KiCADで作図した基板図です。
左は、上の基板図の表面のみカッターで銅箔を削り、手作りした両面基板に部品を実装したところです。 FETとコイルとコネクター以外の抵抗、コンデンサは1608のチップで作りましたので、見た目は、かなりすっきり仕上がりました。
作図した基板には、FETゲートドライバの74HC04のパターンも用意してありましたが、今までの手作り基板と兼用する為、ゲートドライバーは、別基板に実装し、この新作基板は、BS170によるファイナル部分だけを実装しました。 いままでの回路と異なるところは、プッシュプル回路の配置が対称になったことです。 そして、１２Vで測定したデータは以下のようになりました。 共振用コンデンサは707Pがよさそうです。 出力は11Wを超え、かつ1石当たりのPdも許容値内ですので、これをベースに量産する事にします。 このコンデンサの容量組み合わせは330Ｐ+330Ｐ+47Ｐです。 全てＣＨ特性のチップコンデンサです。
この表の中にある842Pの状態で、エージングをしていると、約10分でFETが3石すべてがオープン状態で壊れてしまいました。 壊れた直後のFETの温度は、触れないくらい熱くなっていました。 1石当たりのPdは許容値内ですが、この数値は6石のFETにPdが均等に割り振られたもので、実際のPdは最小と最大で2倍くらいまでバラツクと想定されます。 この時の最大Pdは0.612Wくらいと予想され、60度の限界値0.599Wを超え、この為、1石がNGとなると、残りの2石で全体のPdをカバーする事になり、次々と壊れたものと思われます。 プッシュプルのもう一方の3石は無傷でした。
そこで、最初実験したデッドタイムコントロール機能を再度追加し、出力と効率を制御する事にしました。
デッドタイムコントロール回路を追加した回路図を下に示します。
左上から、終段のゲート電圧、終段のドレイン電圧、そして、LPFの出力の波形です。 基板のシンメトリ性が功をはくし、ドレインの波形も大幅に改善しました。 そして、デッドタイムを色々調整した結果、以下のデータとなりました。
黄色の状態でエージングを実施し、1時間OKでした。
今回の回路構成は、10台以上のアンプを直列に接続して、電力合成する必要がある為、出力整合回路と、出力設定機能を兼ねる為に、巻き数の多い絶縁トランスを採用しています。 この構成のE級プッシュプル回路の例が見つからず、製作中のアンプがほんとうに正しいのか判りません。
このE級プッシュプル回路の構成は、この記事の没頭で紹介した、JK1LSE OM のブログや周波数が異なりますが、トラ技の記事とも異なります。 多分、それが影響しているとは思いますが、C14,15とL3,L4の共振周波数の関係がこれらふたつの記事と一致しません。 ちなみに、L3,L4,L1の交点から、0.1uFでGNDへ落すと、C14とL4及びC15とL3の共振周波数は、7.2MHzより少し高い周波数の時、効率最大となりますが、効率そのものは最大でも80%でした。
左は、コンベンショナルトランスを使った時の出力データです。 トランスの巻き数は2：4ですので、プッシュプル回路の負荷インピーダンスは12.5Ωになります。 そして、70％台の効率です。 この効率は、LPFの後で計算した場合、だいたい、どのインターネット記事も似たような数値で、一応世間並みの動作はしているようです。 この回路は、今までの回路に比べて出力は小さいですが、結構安定して動作し、出力波形もかなり綺麗です。 ただし、これを採用するかどうかは、電力合成の実験で決める事になりそうです。
今回のAM送信機は大小の出力を電力合成をするのですが、その合成のノウハウは公表されておらず、自分で実験しながら、試行錯誤するしかないようです。
高周波直列電力合成（7.2MHz） へ続く。
