ハム三昧

カテゴリー<6m AM >

タイトルは10m　D級アンプですが、当初、6m　D級アンプのつもりで実験を始めましたが、どうにも出力が出ず、やむなく10m　D級アンプに修正した経緯があります。

安い半導体で50MHzのPWM変調方式のAMパワーアンプを実現すべく調べていましたら、2018年の春に、TIより60MHzのFETドライバーが発売になっていることを知りました。　この新製品であるドライバーがDigikeyにて500円台で発売されています。　残念ながら私はDigikeyのアカウントを持っていないので、60MHzでなくても30～40MHzくらいのFETドライバーをRSで取り扱っていないか探したところ、TIの製品でUCC27511というドライバーが見つかりました。　FETの入力容量が1800PFの場合、Typ24MHz付近まで動作します。　現在6mのAM送信機に使用しているファイナルはIRFI510で、このCissは180PFです。　入力容量がドライバー指定の1/10ですから、50MHzまで動作してくれないだろうかと、このUCC27511を手配し、実験する事にしました。

UCC27511はRSでMOQ=5の条件で、1個　187円弱です。

放熱板や基板を加工し、実験出来るボードを作り、実験を開始しましたが、残念ながら、50MHzの出力は得られませんでした。　FETドライバーの出力がFETゲートをドライブできる波形やレベルになっていません。

上のｊｐｇによる回路図が良く見えない時は28M_ClassE_AMP0.pdfをダウンロード

そこで、周波数を下げて、どの辺まで出力できるのか調べてみました。

左のグラフはVDD　５V、入力レベル6dBmにて、周波数を可変した時の出力です。32MHzを過ぎると急激に出力が落ちています。　ドライバーとFETの実力による周波数限界が重なった事から、この回路では32MHzが使用限界と考えられます。26MHz以下で出力が下がっているのは、使用しているメガネコアがカーボニルの低μ（ミュー）コアによるもので、フェライトコアを使えば、フラットかあるいは出力が上がる傾向になるものです。

結果的に50MHzでのパワーアンプは不可能と判りました。　そこで、28MHzではどうなのかデータを取る事にしました。

上のグラフは28.5MHz、入力3Vppにて、電源電圧を可変した時の出力データです。青色のカーブはVDD：4Vの時の出力2.5Wを基準にした理想的なデータです。　赤色のカーブが実測値です。　VDD　7Vくらいまでは、なんとか理想に近いカーブをしていますが、それ以上のVDDでは電源電圧と出力の関係は非直線になっており、PWM変調においては、きれいな歪の少ない変調がかけられない事を示しています。

この原因は終段のIRFI510の性能が影響している為であり、60MHzのFETドライバーを用意しても、この問題は解決されないと考えられます。

IRFI510の限界周波数は約21MHzでした。　そこで、限界周波数が約39MHzのFKI10531ではどうだろうかと28MHzでテストしてみました。　残念ながら、Ciss=1500pFが災いし、電流が700mAくらい流れ、30秒くらい通電したら、UCC27511が煙を出して壊れてしまいました。

電源電圧13.8Vで60MHzでもスイッチングするFETは実在しています。Gan FETと呼ばれていますが、1石9000円くらいですので、このFETを使うくらいなら、50MHzで100W出せるリニアアンプの方が安くできます。　よってこの検討は当分休止です。

INDEXに戻る

カテゴリー<6m AM >

送信機各段の発振やPLL　VFOへの出力の回り込みなどの問題で、回路ブロックの再構築をやらざるを得ない状態であった、50Mhz　PWM方式トランシーバーですが、PLL　VFOを隔離状態にシールドし、受信部、電源部をそれぞれ独立させた構造に作り替える事にしました。　これを美しく仕上げる為に、アルミ板の折り曲げ機（ベンダー）を作るところから再スタートです。　アルミベダーは、このトランシーバーを作成始める時点で、製作したのですが、アルミを鋭角に曲げられず、どうしてもRが大きくなってしまい、前回の写真でも判るように、折り曲げ部が凸凹になっていました。　トランシーバーのブロック構造を変更するに際し、このアルミベンダーも再設計し、うまくいきましたので、やっと本来のトランシーバー製作に戻る事ができました。

上の写真は新しく作り直した、PLL　VFO、受信機、電源の各ブロックで、特にPLL　VFOは完全シールド状態にしてあります。　下の写真は、その裏側です。　完成状態では、この裏側にケースによりフタがかぶせられます。　一応この状態で、受信機は完動状態、送信機はVFO出力　OKのレベルです。　

 前作の50MHz送信機用に作成したVFOから2逓倍回路を取り出し、これを単体でシールドし、バッファーアンプとしました。その出力端子のスペクトルです。　基本波の25MHzと75MHzがまだ残っていますが、終段までに-60dB以下にできそうです。　

2倍も3倍高調波もバッファアンプ終段のエミフォロの歪が原因ですので、問題は有りません。

ここまでが、受信部ブロックで、このバッファの出力を送信機ブロックに接続すれば、送信部の完成となります。

前回はこの検討の最中に異常発振が起こりましたので、　一応対策済みですが、気にしながら後段の動作確認を行います。

 左上が、２００MHzまでにスプリアス、右上が、PWMサブキャリアの漏れをみた2MHzスパンのスプリアスです。　いずれも-60dBのスペックをクリアーしています。

最終的な無変調時のキャリア出力は８Wでした。　事前検討のときVCC6.5Vで10W出力としましたが、いざ変調器を接続し、PWM　LPFを通過した後の無変調時の終段に加わるVCCが5.7Vしかなく、8Wの出力は、ほぼ計算通りですので、目標の10Wには不足しますが、とりあえずこれで良しとします。　

また、予備検討時はきれいな正弦波による100%近くの変調が出来ていましたが、各段のゲインを発振しない状態に再調整した結果、左のようにかなり歪んだ変調波形となってしまいました。　ファイナルとドライバー段にPWMによる変調を同時に加えた場合、歪の少ない変調をかける事は非常に困難で、結果は出来高勝負という状態です。　ここは、やはりセオリー通り、終段だけに変調をかけ、入力から出力へスルーするキャリアをいかに減らすかかが、正しい、対策でしょうが、とりあえずは変調度は高いけど歪だらけという状態で一旦置く事にします。

理由はEスポのようにQSBが激しい状態では、了解度確保する上で変調度は重要です。　ただし、ローカルラグチューでは、例え変調が浅くても、歪の少ない信号が聞きやすいですから、余裕が出来たら検討する事にします。

全体を結合し、ケースの中に収めました。　ここで、問題点が発覚。　受信アンテナ端子へ、ファイナルのアンテナ切り替えリレーから、受信機用の同軸ケーブルをつないだ状態で送信テストをすると、LCDがチラチラとノイズ交じりでふらつきます。　終段の高周波がマイコンに混入し、誤動作しているようです。　ためしに、送信部と受信部の電源を分けるとこの現象が出なくなります。　結局、最初のアイデア通り、受信部にも専用の電源ラインフィルターを追加すると共に、受信部と送信部のグランドシャーシを機械的に接続する事で解決しました。 左上の写真がスピーカーのマグネットの裏に追加したLINEフィルターです。

８W出力時の消費電流は約3.2Aで、変調がかかると、プラス方向に振れます。　音楽を変調しながら、ダミー抵抗へ出力する2時間エージングも終了し、後はEスポの発生を待つだけとなりました。

PLL　VFOの配線図　6mTRX_DDS_PLL-VFO3.pdfをダウンロード

受信部、BFO配線図　6mAMTRX_BFO3.pdfをダウンロード

送信部、変調部配線図　6mamtrx_txmodunit3.pdfをダウンロード

Eスポが発生しない為、このトランシーバーを持って、野呂山に行ってきました。　FT991によるSSBでのQSOは３局ほど出来ましたが、このAM機ではゼロでした。　山の上は雑音が少なく、FT991ではS1でもQRK5なのですが、このトランシーバーの受信雑音はいつもS7くらいです。　これでは、相手がコールしてきても交信成立しない可能性が大です。　

帰ってから、このノイズ対策です。　ノイズ発生源はマイコンとLCD、DDSやDSPの通信と思われますので、現在、メインループが回るごとに通信を行っている機能を、ひとつづつ止めてみました。　全て止めると、きれいにノイズがなくなり、S1の状態です。　ただし、Sメーターのデータ読み出しと、そのレベル表示は止められないので、この機能のみを動作させると、聴感で少しノイズの増加がありますが、Sメーターが振れるほどにはなりません。　　よって最低このSメーター読み出しと、この駆動のみを残し、情報に変化がない場合、LCDを含めDDSともDSPとも通信をしないようにソフトを変更しました。　操作があると、そのたびにノイズが出ますが、操作しなければS１で問題なしとなりました。　このように原因解析できると、音量ボリュームと、そのレベル表示も、ひとつのノイズ源になっていますので、アナログ部分に可変抵抗器を設けてやれば、DSPとマイコンでやる必要は無くなります。　いつか、アナログの音量調整に変更し、DSPは音量固定にする事にしますが、当分はこのままです。　

完全に対策したはずですが、特定の周波数でノイズが大きくなります。　

その原因が判ってきました。　Sメーターが大きく振れるような外来ノイズと、受信感度のムラにより感度の高い周波数が一致すると、大きなノイズが発生しますが、ノイズが発生した事によりまた、Sメーターのレベルが上がり、そのノイズでさらに大きなノイズが発生し、これが極限まで行くとAGCの為、一度感度がダウンします。　感度がダウンして静かになると、すぐにゲイン最大に移行しますので、これに伴いSメーターも変化し、同じ事を繰り返すみたいです。　そこで、Sメーターの駆動を少し遅らせてみなした。　すると、この特定の周波数で雑音が増大する頻度が大幅に減少しました。　ただし、Sメーターの反応を遅らせすぎると、信号のピークにダイヤルを同調させにくいという問題がおこりますので、この遅らせる時間はさじ加減で決める事にしました。　完全対策ではありませんが、我慢できる程度までノイズを削減できました。

ノイズ対策をしたソースコード　AM_TRX50MHz2.cをダウンロード

5月連休の最中、運よくEスポが発生しましたので、50.53付近でCQを出したところ、７エリアのOMよりコール頂きました。　その時、音質がこもりぎみで了解度がおちているというレポートを頂きました。　変調した波形をオシロで見ていると、音楽の場合、気にならないのですが、マイク音声の場合、中域以上の波形が目立たないので、気にしていたのですが、やはり、了解度を損ねる程の音質になっていたようです。

原因は、MICアンプの周波数特性の低域がかなり伸びており、さらに、マイクを接話状態で使った為、接話効果が加わり、低域のレベルが増大した結果、このレベルでアンチサチレーション機能が効いてしまい、中広域が大きく減衰したものでした。　左のグラフの様に、マイクアンプの200Hzの周波数特性を-10dBくらいまで落とす対策（青色）を行い、接話状態でも低域によるアンチサチレーション機能が起こりにくくして対策しました。（赤色がアンチサチレーションが動作するレベル）　このアンチサチーレーション機能をOFFにする事も検討しましたが、周波数特性を調整する事で、異常はなくなりましたので、リミッター機能そのものは残しております。　アンチサチレーションON状態でも、音声信号のクリップはゼロではありませんので、変調度監視のレベルメーターの時定数をリアルに調整して、しゃべる時は常にメーターを見ることにします。

オシロの画面を見ながら、ドライバー段の出力や、アイドル電流を調整した結果、変調度メーターが100%を示したときの630Hz変調波形が真ん中の波形です。右の波形は50%時の波形で、両方とも歪は非常に少なくなっています。　この時の無変調時の出力は8Wです。 出力が8W以上にならないのは、ドライバー段の出力が電源電圧で決まってしまい、ドライバー入力を大きくしても出力は飽和状態になっている事が原因です。　

この状態でローカル局に聞いてもらったところ、こもった音はなく、変調が少し浅いと感じるが歪はあまり気にならないとの事でした。　変調が浅いと感じる理由は、歪を警戒して、変調度計が半分くらいしか振れないようにしたことが主な理由と思われます。　今年のEスポシーズン中にEスポQSOを再度トライする事にします。

見直した変調回路　6mamtrx_txmodunit4.pdfをダウンロード

トランシーバーが実用レベルになると、色々と欲が出てきます。　いままで一番不便だったのが、ラスト周波数メモリー機能が無く、電源をいれる度に周波数が50.500.0に設定される事でした。　このトランシーバーに使用しているPICマイコンはPIC24FJ64GA004という品番で、専用のEEPROMを内蔵しません。　不揮発性のメモリーがほしい場合、プログラムを格納するフラッシュメモリーエリアにデータも書きこむ必要があります。　しかし、その方法は複雑で、いままで避けてきたところですが、3日間くらい苦労した結果、ラスト周波数をメモリーする事が出来るようになりました。　詳細はこちらを参照ください。

ラスト周波数メモリー付ソフト　AM_TRX50MHz3.cをダウンロード

50MHzのAMでは、クリスタル発振子によるスポット周波数での運用もあることから、現在設定している±9.9KHzのRIT周波数では不足する可能性があります。そこで、このRIT周波数を±98KHzまで拡大する事にしました。　マイコンのソフトを変更して拡大してみると、2.5KHzスパンのチューニングは粗すぎる事が判りましたので、現在VOL可変に使用していますロータリーエンコーダーを1KHzスパンのチューニングツマミに変更し、RITでも使えるようにしました。　VOLコントロールは可変抵抗を追加してアナログ式に変更しました。　VOL可変時のノイズも無くなり一石二鳥です。

また、過変調でキャリアがゼロになるのを少しでも軽減する為、PWM生成出力をインバーターで反転し、変調のD級アンプをドライブする事にし、今まで無変調時の終段RFアンプのDC電圧が5.7Vであったものを6.0Vに上げました。　この変更により、音声がPWM変調器でクリップするような場合でも、キャリアがゼロになる事は無くなりました。

この状態で、２回目のEスポによるQSOがJR8の局と成功し、６月には、野呂山山頂に移動し、3回目となる、９エリアと2way　QSOも成功し、一応トランシーバーの完成を確認できました。　次の目標は、今年の6M&Downコンテストで何局と交信できるかになりました。

そして、6m　＆Downコンテスト当日、AM局を探しましたが、1局も見つかりません。　仕方なく、SSB局へゼロインしてコールすると、やっと13局とQSO出来ました。　さすがにコンテンスト中という事もあり、こちらがAMであるという事に気付いた局は1局も有りませんでした。　AMキャリア８WのUSBバンドのみをフィルターで選択すると、ピーク2Wになります。　SSBのQRP局5Wより小さくなります。　Eスポも出て北海道や沖縄の局がパイルをさばいているところで、コールしても取ってもらえる確率はほとんどなく、CQを出し始めた局がかろうじてピックアップしてい頂いた結果です。

これで6m　AMはしばらくお休みとします。

最終の配線図

6mTRX_DDS_PLL-VFO4.pdfをダウンロード

6mAMTRX_BFO4.pdfをダウンロード

6mamtrx_txmodunit5.pdfをダウンロード

最終のソフト　AM_TRX50MHz4.cをダウンロード

フォントファイル　Font7.hをダウンロード 　fontF30.hをダウンロード

番外として、28MHz用のD級アンプの検討を行いました。　こちらを参照ください。

INDEXに戻る

カテゴリー<6m AM >

一応、各ブロックが完成しましたので、これを、事前に用意したケースに収納する事にします。　ケースはドイツ製のアンテナが収納されていたものですが、そのアンテナが廃棄処分になりましたので、ケースだけもらって来たものです。　外形は大きいのですが、いざAMトランシーバーを収納しようとすると、これがかなり窮屈です。SSB用のリニアアンプ仕様のトランシーバーなら、大きなサイズになるのはファイナルだけですが、AMでPWM変調なら、D級の変調器、この変調器用のトロイダルコアによるLPF、AM変調を受ける終段のゲインが確保できない為、終段と同じくらいのサイズになるドライバーなど、思った以上にサイズが大きくなりました。　ケースサイズが先に決まっていますので、すでに出来上がったユニットをさらに小さくするなど、かなり苦労しました。

いつものようにJW　CADにて、組み立て図を作成し、なんとか収納できました。　この図面をベースにシャーシやアングルの加工を行い、仮実装したのが下の写真です。

とりあえず、各ユニットを指定位置に固定したもので、配線はされておりません。　右半分のAM送信機の部分はカバーがかぶせられていません。　配線完了し、調整や実働テストが終了してから考える事にします。

AM送信機部分の配線図　6mamtrx_txmodunit1.pdfをダウンロード

まずは、受信部から調整です。RF段、IF段の各同調トランスのコアを調整し、50.500MHz±300KHzの範囲で感度差が少なくなるように調整しました。　この場合、調整が少しずれるだけで、発振をおこしますので、T2の出力端に100Ωの負荷抵抗を挿入したQダンプ対策は、継続する事にしました。　これによりAM部分は従来の受信機と同等となっています。

上の写真は受信ブロックのみを配線完了した状態です。　この状態でSSBの復調問題について、若干の改善を検討しました。　やはり気合いだけでは何も解決しませんでした。　SSB受信時にBFOの信号を一定レベルにしておくと、強入力時、キャリア不足の為、モガモガ音がひどくなる問題の対策として、信号レベルに応じて、BFOの出力レベルを変化させてみました。　

DSPの出力として得られるSメーター用のデジタルデータを元に、PICの中でPWMによるD/Aコンバーターを作り、得られたDC出力でBFOのバッファとして追加したデュアルゲートFETのG2を制御し、SSB信号のレベルが大きくなったら、BFOレベルも大きくする回路を追加しました。

SSBの疑似信号で確認すると、ある程度の制御効果が確認できます。　S1のときとS9のときのビート音量はあまり変わりません。　実際のS9くらいのSSB信号を聞いた感じは、音量に不足がありますが、復調はOKでした。　逆に微弱信号の場合、復調しにくいかもしれませんが、まだ確認は出来ていません。　

ただし大きな問題があります。　このBFOレベル制御システムは、正帰還で動作していますので、一度、自分のBFO信号を検知すると、BFO出力を大きくするように働きます。　そして、S9くらいまで大きくなったら、AGCによりそれ以上BFOレベルが大きくならないレベルで安定し、結果的に音量を小さくしてしまいます。

実際にS9程度のSSB信号を受けた後、チューニングダイアルを回し、他の周波数を受信しようとすると、このBFOの信号を受信したままAGCがかかりぱなしになり、弱い信号を受信できなくなります。　やむなく、AGC信号から自動レベル調整を止め、手動でBFOレベルを可変する事にしました。　SSBを受信する場合、音量とこのBFOレベル両方を調整必要ですが、確実に復調出来るようになりました。　通常のSSB受信機と比較すると、かなり見劣りしますが、今回はメインがAMであり、もし相手がAMの送信が出来ない場合でも、なんとか交信が成立出来る手段として設けた機能ですので、この程度で良しとします。

PLL　VFO配線図　6mTRX_DDS_PLL-VFO1.pdfをダウンロード

RX　BFO配線図　6mAMTRX_BFO1.pdfをダウンロード

TX MOD配線図　6mamtrx_txmodunit1.pdfをダウンロード

受信部、電源、送信部、変調部の配線結合が終わりました。　　このセットのDDSやDSP及び送受信制御のマイコンもほぼ完成しましたので、ソースコードを公開します。

AM_TRX50MHz1.cをダウンロード

DSP受信機のIF周波数は約2KHz高い方へずれていましたので、DSP受信機の周波数は24MHzから2KHz低い周波数を指定しました。　その上で、USBとLSB受信の時だけ、IF周波数を2KHzほど上下にずらし、BFOのキャリアをまともに受けないようにしてあります。

これから、変調回路、送信部の確認に入ります。

2019年4月6日

送信部まで配線完了し、確認した変調波形とスプリアスです。

左上の波形は1KHz　95％変調時のダミー負荷でのもので、一応まともな波形をしていますが、キャリア出力が7Wしかありません。　RF段の各ステージ単体のデータはゲインが有りあっており、余裕で10Wを出力するはずでしたが、実際は前作の出力にも満たない状態です。　さらに右上のスプリアスに至っては、全く実用不可能な状態である事が判りました。

このスプリアス測定時、６次LPFも装着してあったのですが、150MHzでかなり大きなスプリアスとなっています。　また、基本波である25MHzの漏れも大きく、完全にアウトです。　25MHzの漏れは受信状態でも同じレベルで、VCOの出力がそのままアンテナ端子へ漏れてくるという60年くらい前の5級スーパーと同じくらいのレベルです。　もちろんノイズフロアも大きく上昇して、全ての周波数でNGというありさまです。

パワーアンプ単体の検討時、スペアナを接続してなかった事を悔やみながら、改めて、各ステージのスプリアスを確認する事にしました。　この終段に入力を加えず、DC電源だけ加えたところ、フロアノイズが写真と同じくらいのレベルで現れます。　原因は終段の発振です。　アイドル電流がゼロの場合、問題ありませんが、アイドル電流を流し始めた途端、フロアノイズが増加します。　前回の送信機の状態から、入力トランスの位置をドレイン側に移動し、入出力が結合しやくなったのが災いし、発振にいたる寸前のレベルで正帰還が起こり、結果としてノイズフロアと高調波を増大させている事がわかりました。　対策は、ドレインからゲートにCRの負帰還回路を追加する事で、解決しました。追加したCRは1Kと390PFっです。

同様にドライバー段をチェックすると、同じように発振寸前の状態でした。　ここには元々500Ω+1000Pの負帰還回路を実装してありましたが、不足のようですから、500Ωを330Ωに変更して、OKとなりました。

プリドライバー部分の異常はありませんでしたが、VCO+2逓倍回路をつなぐと、また。同じようなノイズフロアと高調波になります。

この原因は25MHzを50MHに2逓倍すると同時にプリドライバーをドライブできるだけの出力を得る為にゲイン最大で使った事のようです。　発振しないようにゲインを落とすと、終段の出力は2Wくらいしかなく、7W以上の出力が得られるようにゲインアップすると発振してしまいます。　また、発振しないようにコイルをQダンプすると高調波や低調波が除去できません。

このトランシーバーの最大の問題点はシールドなしの同調トランスを使用した事である事がわかりました。 また、基板に機械的衝撃を加えると、周波数が3MHzくらい飛んでしまい、元に戻らないという問題も発生しました。　結局、受信機のミキサー用のレベルに合わせたPLL-VCOのレベルは送信機をドライブするには低すぎる為、キャリア増幅段でゲインを高く取らざるを得ず、それが発振の原因であった事。　さらに、VCO回路を独立したブロックにした事で、そこまでの配線が長くなり、機械的振動で浮遊容量が変化する事がVCOを不安定にしていました。

対策は、まずVCOをPLL　VFO基板の中に取り込み、最短配線処理する事。　送信キャリア増幅段はゲインを欲張らず、この出力とプリドライバーの間に独立したシールドされたアンプを追加する事にします。

左上の赤枠で囲まれたエリアがVCOを組み込んだ部分。　右上の赤枠の部分が増幅段を1段にした送信用キャリアアンプです。

左のサイン波はこのキャリアアンプの出力波形ですが、高調波の多い歪んだ波形です。　しかし、この高調波は送信機の各ステージで丸められ、最後に終段のLPFで除去されますので、問題にはなりません。　VCOをPLL回路基板に同居させたことで、マイコンや、その他の回路からのノイズ誘導が心配でしたが、下のスペアナ表示の通り、心配は有りませんでした。

左上が200MHzスパン、右上が10MHzスパンです。　25MHzや75MHｚがかなりのレベルで残っていますが、これは後段のタンク回路で除去できます。　右の50MHz周辺のノイズも-70dBくらいで収まりました。

これまでの検討で、送信出力のVCOへの回り込みが認められましたので、シャーシ構想を変更し、PLL-VCO段は完全シールド形式に作り替えることにします。　同時に受信機ブロックも独立させ、電源ブロックを送信機側に結合できるように変更した後、このブロックにキャリアアンプとプリドライバーの間に追加するバッファーアンプを入れる事にします。

この辺の作業は5月連休にやる事にします。

50MHz AMトランシーバー（組み立て２）　へ続く。

INDEXに戻る

カテゴリー<6m AM >

DSP受信機とキャリア生成ユニットが出来たので、パワーアンプの再検討です。　目的は、現行よりサイズダウンして移動用のケースに収める事ですが、ついでに前回までの回路が最適状態なのかを確認し、少しでも改善できないかを検討します。

まずは、ファイナルのメガネコアについてです。

上の表は、従来のコア（ESD-R-26S)を使用した現状の終段のみのデータです。　左は、このデータを得た時の終段の状態です。　すでにオリジナルよりバリコンはサイズダウンし、代わりにコイルは線径と巻き数が増えております。

また、13.8Vの電源を設定するのが面倒なので、今回は13.08Vで測定しています。　前回、13.8V、入力10Wにて31Wとなっていましたが、今回は13.08Vで28Wです。これは電源電圧の差によるもので、前回と大差は有りません。

上の表は、左の写真のようにメガネコアをカーボニルコアT68-26D　6個に変更した時のものです。　電源電圧と入力レベルは同じにしています。　それぞれの条件で前回より出力レベルはアップしています。　特に入力14Wの場合の出力レベルに大きな改善が見られます。　また、効率も若干良くなっています。

コア内部の損失が少なく、DC重畳でも磁気飽和に余裕があるコアですが、HFではそのμが小さい事が原因でメガネコアとしては使用できませんでした。　50MHzくらいになると、必要なインピーダンスを確保でき、かつ周波数に比例しますので、あえてこのコアを手配したものです。　コアはアミドン製では無く、中国製のセカンドソースですが、一応カーボニルコアの特性は出ており、共振回路を作ると、それなりのQを確保できるものです。aitendoにて1個50円で販売していました。

上の表は、メガネコアをTS-930Sのファイナルに使用していたものに変更した時のものです。　以前、7MHzの50W　AM送信機に使用していました。　出力はカーボニルコアより向上しており、効率も良くなっています。　ただし、送信ONした後、2分間くらいは電流と出力の減少がみられ、この表は通電から20秒以内に取ったデータになります。　2分後には出力が約５％、電流は約10%ダウンします。　カーボニルコアの場合、この減少は有りませんでした。

左の写真はAWG22のリード線による2次巻線ですが、データは、幅4mm、厚さ0.3mmの銅板による2次コイルとなっております。　

以上の結果より、この改良アンプの終段メガネコアはTS-930S用で進行する事にします。

次は前回のファイナル、ドライバー一体のパワーアンプユニットの再検討です。　前回は、異常リンギングにより一体化をあきらめた為、パワーアンプユニットのサイズが大きくなったという反省点がありますので、再度、この一体化アンプについて検討してみました。

上が、リンギング対策を考慮したダイレクトドライブのパワーアンプ。　下は、その実際の回路です。　リンギング対策は効果的に作用し、リンギングも発振も有りません。

この回路にFT450から1Wのキャリアを入力しても出力は5Wしか出ません。　FT450の出力を５Wや10Wにしても出力は5Wのみです。　　ドライバー無しのとき、FT450から10Wでドライブしたとき13Wも出ていたのに。

その最大の原因はファイナルのゲートドライブ電圧の波形ではなかろうかと思われます。

左上がドライバーのゲート電圧です。きれいな正弦波ではありませんが、FT450の出力が少し歪んだ状態で印加されており、FETのドライブとしては、ベストではありませんが、一応納得出来る波形をしています。　右上は、ファイナルのゲート電圧波形で、正弦波の先頭はつぶれ、かつレベルもドライバーの60%くらいまで下がっています。　前回のアンプはこの波形を正弦波に近づける為に、ドライバーとファイナルの間に50MHzの直列共振回路が入っており、確かに共振回路が動作していない時は5Wくらいしか出力できず、50MHzの共振させたとき8Wくらいの出力が得られていました。　この時のゲート電圧の波形は正弦波に近いものでした。

50MHz用のリニアアンプの情報は数えられないほどインターネット上に存在しますが、電源電圧が6.5VでRD16HHF1　PPによるリニアの範囲は2~3Wが限界で、10Wを得ようとすると、そこは非リニアな領域で、共振回路はマストであろうと思われます。　

これらの推測から、AM変調が可能な特性を持つスイッチング用MOS-FETの場合、そのゲインが5dBくらいしかなく、かつ、矩形波によるドライブがマストであろうと思われます。　しかし、この周波数で矩形波によるドライブは不可能ですから、波高値の高い正弦波でドライブせざるを得ないのでしょう。

かくして、回路構成は前回と同様、各ステージの出力側に共振回路を設け、次段をドライブする条件で、いかにサイズダウンするか？電気機構屋に頼る事になりました。

左上がIRFI510プッシュプルファイナルアンプの内部構造です。　右上はこのアンプをシールドで囲った状態です。　回路構成は左の配線図の如く、単純に一段だけを独立してユニットにしたもので、この単体の性能は下の表のようになりました。

電源電圧6.5Vの時、入力6Wあれば、目標のキャリア出力10Wは確保でき、13Vの時、入力12Wあればピークの40Wを確保できる見込みです。

次は、このファイナルをドライブするドライバー段です。　6.5Vにて6W、13Vにて12W以上の出力を狙いますが、こ時の入力は1W以下を目指します。

上の写真がサイズダウンして作成したドライバーです。　その回路図を右に示します。　(T4の1次：2次の巻き数比が逆です。1次0.5：2次２が正しい)　当初、ファイナルの予備検討で使ったカーボニルコア6個によるトランスで実験しましたが、コアの発熱がかなりあり、かつ出力もあまり改善しませんでしたので、前回の送信機に使ったNECトーキンのコアに戻しました。　下の表が、このユニット単体のデータです。残念ながら、6.5Vの電源で6Wを得る為の入力は1.5Wとなりました。　従い、この前段で出力1.5Wを対応する事にします。　13Vの電源の場合、出力が出過ぎのデータとなっていますが、全体を結合したとき、検討する事にします。　0.8W入力時、かえって電流が増えていますが、間違いではありません。　多分、入力のパワーが出力側へスルーして、見かけ上効率が良くなっているので、そのスルーレベルが少ない小入力時は効率が悪くなっていると推測します。

次は、PLL　VFOの50MHz出力を1.5Wまで増幅するプリドライバーの検討をします。

左のユニットがプリドライバーで、RD16HHF1シングルのアンプで構成し、PLL　VFOの出力を入力に加えると、2Wを出力します。

アンプそのものは、5Wの出力能力がありますが、PLL　VFOのアンプをQダンプしたり、このRD16HHF1に、ドレインからゲートへ負帰還をかけたりして、50.2MHzから50.7MHzまで２Wを出力します。　アイドル電流は現在250mAくらいですが、出力が大きすぎた場合、このアイドル電流を絞って調整する事にします。

 上の回路図は、ドライバーにプリドライバを連結した状態で、この回路全体をシールドで囲み、ひとつのユニットにしたのが下の写真です。

一応全てのユニットが出そろいましたので、全体の構造検討に移る事にします。

50MHz AMトランシーバー（組み立て）へ続く

INDEXに戻る

 カテゴリー<6m AM >

DDSリファレンスのPLL　VFOが出来ましたので、次は、このVFOを使ったDSP　ICによる受信機と50MHzのキャリアを生成するミキサーの製作です。

前回製作した6mクリコンと異なる部分は、アンテナ入力のBPFを、2個の共振回路を持つトランスに変更した事。　2SK241による受信ミキサーは専用のダブルバランスドミキサーNJM2594に変更した事です。　IF周波数は20MHz固定とし、VFOの周波数を30MHzから31MHzまで可変させ、50MHzから51MHzを10Hzスパン及び2.5KHzスパンでカバーします。　一応AM専用の受信機ですが、SSBで呼ばれたときでも、なんとか了解できるように20MHzのBFOを用意し、簡易的にUSB又はLSBを受信できるようにしてあります。　

50MHzのトランス式コイルはaitendoで扱っているコア入りボビンに0.26UEWを、1次：9ターン、2次：3ターン巻いたもので、コイルがバラケないように瞬間接着剤で固めました。

これを基板に実装しますが、足ピッチが2.25mm間隔で、基板の2.54ピッチと合いません。　しかし、そこは無理やり挿入しました。

20MHzのIFバンド用のトランスもRF部と同じ7mm角コア入りボビンです。　20MHz用のコイルは14:2の巻き数でコンデンサを変えて20MHzに同調させています。

左上の写真の中で、一番下が、実装完したDSP受信部。　真ん中が20MHz　BFO、一番上が30MHzのVFO出力とBFO出力を混合し、50MHzのキャリアを作る回路です。　そして、右上はこの基板の裏側です。　チップで構成された回路は微小面積で出来るのですが、トランス式のコイルやSIP化されたミキサーICが結構大きく、ギリギリ収まりました。　いずれの回路ブロックも単品としては基本動作OKですが、トランシーバーとしての機能はこれからチェックする事になります。

バラックのままでは検討がしにくいので、コントロール関連を仮のパネルに固定しました。　そして、以前の50MHzクリコン用ソフトを一部改造してやると、一発でDSPがイニシャライズされ、ボリュームコントロールが出来るところまで出来ました。

左上が、仮のパネルにロータリーエンコーダーやスィッチを取り付けて検討しやすくしたバラック回路。　右上は、一発でOKとなったi2Cのデータとクロックです。　スピーカーから50MHz帯のAMノイズが大きな音で聞こえますので、最大感度になるようにアンテナコイルや各段のコイルのコアを調整すると、案の定発振してしまいます。　発振しないレベルまで同調をずらすと、SメーターはS9を示します。　デュアルゲートFET2段による増幅は、ちょっとゲインの取り過ぎと思っていましたが的中です。

対策はまず、NJM2594のCAIN端子に加わるキャリアレベルが100mVになるよう抵抗を調整。　次に50.7MHzで最大感度になるようにT1を調整。　さらに50.3MHzが最大感度になるようにT2を調整。　50.5MHzで最大感度になるようにT3とT4を調整。　前回のクリコンよりQ6のゲインが余計ですので、このQ6のG2の電圧を調整できるようにVR1を設け、とりあえずはQ6のトータルゲインを0dBくらいに調整しておきます。　この状態で、SメーターはS6くらいを示しますので、アンテナ入力のBPF出力に負荷抵抗を追加します。　R21がその抵抗です。　ここまでの感度ダウン対策でSメーターはS1を指す様になりましたので、いつも聞こえる50.19MHz付近のキャリアを聞いてみました。　ピークでS7まで振ります。　前回製作の50MHzクリコンの場合、ピークS4でしたので、これよりは感度が高くなっています。　実使用状態で感度が高すぎる場合、Q6のG2DC電圧を調整する事にします。

BFOの出力波形をチェックしました。左がオリジナルの回路図通りの構成で動作させたときのBFO出力波形です。　例えクリスタル発振器であろうとも、その出力波形は正弦波とは程遠いものである事は良く知られている通りですが、すこしでも高調波が少なくする為に、回路を検討した結果右上のなんとかみられる波形まで改善することができました。

このときのBFO回路図は左の通りです。

この回路を検討する中で判った事は、発振周波数に対して必要以上のｆｔを有するトランジスタを使うと、不必要な高調波が増大するという事でした。　今回は発振周波数が20MHzでしたので、ftが4GHzくらいの2SC3310で構成した結果、高調波だらけの波形となってしまいました。　そこで、ftが最少80MHz、データシートには有りませんが実力150MHzくらいの２SC2712に変更し、かつ出力も発振回路のベースから取り出すという回路構成で、かなり綺麗な波形を取り出す事ができました。

このBFOによりビートを取り、SSBを復調する事にトライしましたが、BFOのキャリアを受けた時のSメーターの指示がUSBとLSBで異なります。　IF周波数が20MHzぴたりになっていないようです。　DSP　IC　KT0915のクロックである38.000KHzの周波数が38.025KHzくらいになっており、トリーマーを回してもなかなか38.000になりません。　このクロックがずれている為、受信周波数を20MHzと指定しても実際の受信周波数は1KHzから2KHzずれているのが実態のようです。　AMやFMの場合、これくらいのずれは全く影響は有りませんが、SSBの場合、問題になります。　そこで、DSP受信機の実態に合わせ補正する事にしました。　ただし、1KHz以下の微調整は出来ません。

AGCがかかっていない前段でビートを取ると、そのBFOレベルと受信信号とのレベル差がアンマッチとなり、なかなか復調がうまく行きません。　BFOレベルが高すぎて結線しなくても強力なキャリアが混入し、AGCが動作して、受信信号レベルを弱めてしまいます。　ここは、Q6のゲインのさじ加減で、ベターなゲインを実際にSSB信号を聞きながら調整する事にします。

とりあえず以上で、前回のクリコン式AM受信機と同等の受信機は出来ましたが、本日も6mは誰もON　AIRしていなく、その実力確認は出来ませんでした。

ここまでの配線図です。　DSP_AM_RX_BFO.pdfをダウンロード

やっと、送信用キャリア生成回路のテストを行うところまで来ました。そして、隣接スプリアスでアウトでした。　IFとPLL　VFOの周波数関係が最悪でした。　30MHzの第3高調波と20MHzの第2高調波の差分がちょうど50MHzとなり、これが51MHzまでの全帯域でスプリアスを発生させ、そのレベルは-40dBくらいになります。　送信機としては不適合です。　

左上が100MHzスパンで見たスペクトルです。　50MHzを中心に10MHzスパンでスプリアスがあります。　部品メーカーに相談しながら、最適なコイルを設計すれば、この中から50MHzのみを取り出す事は可能でしょうが、私の手持ちの材料だけで行うには無理があります。　そして最大の致命傷は右側の50MHzに隣接した1MHzスパンのスプリアスです。　このスプリアスは送信周波数を変えるとスパンも変化し、50MHzちょうどのとき無くなります。　計算通りのスプリアスです。　IF周波数を変更しない限り逃げられません。

これらの問題を再検討した結果、受信はクリコン形式にしますが、送信はPLL　VFOの発振周波数を2逓倍してミキサーなしでファイナルをドライブする構成に変更する事にしました。　この場合、問題となるのは、送受信時に大きく周波数がずれますので、PLLのロック時間の間、送信開始を遅らせる必要が有る事。　受信時にPLL　VFOの第2高調波が、最悪受信周波数の1MHz離れたところに現れる事です。　

新ブロックダイアグラムです。TransciverBlockDia2.pdfをダウンロード

まず、受信機の方から確認しました。　IF周波数を26MHzとしておき、50.000から51.000まで受信して見ましたが、スプリアスではなかろうかと思われる信号は有りませんでした。　ただし、DSPの受信周波数を26MHzにした事により、かなりゲインが下がった上にS/Nも悪化してしまいました。　これはDSPの性能そのものと考えられ、IFを24MHzにすると、若干感度が上昇し、S/Nも良くなります。　ただし、送信受信の周波数差が最大で1.5MHzとなります。

送信用キャリアのスプリアスはGood!の判定です。

左上が100MHzスパンで、T6の出力を見たもので、真ん中が50MHz、左右がそれぞれ25MHz、75MHzの信号です。　この25と75MHzのスプリアスは後段のバッファで取り除く事ができます。　また右上は50MHzを5MHzスパンで見たものですが、余計なスプリアスは有りません。

次にPLL　VFOのロックアップタイムをチェックしました。　

これが以外と良好でした。　一番左がIF=26MHzで50MHz受信から送信に切り替えたときのVCOバリキャップ電圧の変化です。SEND　ONになってから約15m秒で1MHz離れた送信周波数にロックしています。　ロックした後、直線的に下降しているのは、オシロスコープのACカップリングの性で、VCOの周波数には無関係です。　次は送信から受信に切り替えた時のバリキャップ電圧ですが、約80m秒後には受信周波数へ戻っています。

この80m秒が特に長いとは思えませんが、少しでも短くなればと、C28　474Kを廃止しました。　その状態で、IF周波数を24MHzにし、周波数を51MHzにしておき、送信ON時のバリキャップ電圧を見たのが3番目のデータです。　ここで、1.5MHzの周波数シフトが起こり、バリキャップ電圧のシフト幅もIF=26MHzのときの約2倍になる為、オシロの感度も半分に落としてあります。　（左2枚のデータは0.5V/DEVですが右2枚のデータは1V/DEV）　送信ON時のバリキャップ電圧の変化時間は、約34m秒で安定しています。　送信から受信に切り替えた時のデータが一番右で、約20m秒で受信周波数に戻っています。　送信から受信へ戻したときの遅れは、他局へ迷惑をかける事はありませんので、VCOのロックアップタイムは送信ONのときのみが問題になります。　現在、SEND　SWがONになってからファイナルの送信段がONになるまで200m秒の遅延を取っていますので、全く問題ない事が判りました。

IF周波数は、24MHzの方が良さそうです。　しかし、2石構成のBFOはレベルが高すぎます。　よって、24MHzのBFOは1石のみとし、共振回路も廃止しました。　その結果、BFOの波形は左のような高調波の多い波形となりましたが、受信状態に異常は見られませんでしたので、このまま進行する事にしました。　

DSPに受信周波数を24.000MHzと指定した時の最大感度が得られる周波数は24.0015MHz付近であるという事がわかりました。　残念ながらこの周波数選定は1KHz単位でしかできませんので、USBの信号がより良好に復調出来るようにDSPの受信周波数をずらし、LSBの復調は成り行きとする事にしました。　もちろん、AMの復調に問題はありません。

送信状態でのVFO出力状態を確認しました。　Q７とT7の実装が終わりましたので、そのスペクトルを見てみました。　25MHzは50MHzに対して-50dBくらい、75MHzは-40dBくらい、第2高調波の100MHzは-13dBくらいですが、いずれのスプリアスも、この後の送信機ステージで許容値以下まで下げる事ができそうです。

これまでの検討で、受信部と送信用キャリア生成ブロックはほぼ完成しましたので、この後に前回の送信機ブロックを結合するとAMトランシバーが完成するのですが、前回の送信機は各ブロックのサイズが大きく、予定しているケースに収まりません。　そこで、50MHzのPWM変調に使えるパワーアンプをサイズダウンすべく再検討する事にします。

このブロックの基板の最終状態は上のようになりました。

ここまでの回路図とブロック図です。DSP_AM_RX_BFO2.pdfをダウンロード

TransciverBlockDia3.pdfをダウンロード

2019年２月　広島WASコンテストをワッチしてみました。さすがにAM局はいませんでしたがSSB局の復調はS4からS9くらいまでならなんとか復調出来るようです。　FT450で53くらいで復調出来るSSB信号はこの受信機ではR3S9（S9は自分のBFO信号）くらいでした。　またS9を超える信号ではBFOキャリアのレベルが不足しモガモガ音になりますが、そこは気合でR5にする事にします。

50MHz AMトランシーバー（パワーアンプ）に続く。

INDEXに戻る

カテゴリー<6m AM >

6m AM送信機が完成し、900m近い山頂付近まで移動し、交信にトライしましたが、セパレート式のリグでは、その設営に手間取り、1局も交信できませんでした。　しかし、ローカル局の協力をいただきホームから1st　QSOが実現できました。　これで自作送信機の完成を確認できましたので、次の段階に移り、これを移動に使えるトランシーバーに改造する事にしました。

トランシーバーの構成をブロックダイアクラムで検討し、すでに完成した回路ブロックがほとんどで、新規に開発が必要な部分はPLL　VFO、送信用ミキサーの部分となります。　そこで、このPLL　VFOの製作にかかりますが、まずはトランシーバー用として必要なLCDディスプレイを作る事にしました。

ブロックダイアグラム　6mTransciverBlockDia1901.pdfをダウンロード

そして、以前作成したDSPラジオ用と同一型番のLCDを使い、LCD表示の試作をおこないました。

左上がSメーター、右上が変調度計をバーグラフで表示させたものです。各インジケーターは実際の動作に合わせ、点いたり消えたりします。 MODEのUSB表示は受信時のみ可能で送信はAMオンリーです。

全体の回路図　30MHz_DDS_PLL-VFO.pdfをダウンロード

私のRF回路ではNXP製のPBR951が多用されていますが、これは、手持ち在庫が沢山ある為、使っているもので、秋月で手にいる2SC3356に置き換え可能です。

下の写真は、一応全ての回路がマウントされた基板完成品の状態です。

VCOはチップインダクタL4 1.5uHとC34バリキャップSVC203Cの片方のエレメントのみで30MHzに共振させます。この回路定数にて27MHzから34MHzまで発振します。　R28が低すぎるとブロッキング発振をおこしますので、R28を1KΩくらいの抵抗にしておき、R30の最適値を求め、R30を固定抵抗に置き換えます。　次に、R28を可変抵抗に変え、最適値を探します。この回路の場合、最適値は5kΩとなりましたので、一番近い5.1KΩに差し替えました。その後、R30を再度可変抵抗に変え、出力の歪が一番少なくなるような波形が得られる抵抗に置換します。

VFO出力段のバッファーはaitendoで販売している10mm角のIFTキットをコレクタに接続し、30MHz付近で共振するようにコイルを巻きました。　しかし、このIFTは基本的に455KのMW用で30MHzでは共振ポイントが得られませんでした。　そこで、同じくaitendoで扱っている7mm角のコア入りボビンに交換しています。

このボビンに0.26φのUEWを1次側10ターン、2次側2ターン巻きました。１次側のインダクタンスは約1.2uHで多少は可変できます。　

VCO単体のスペクトルは以下のようになりました。

左上が10MHzスパン、右上が2MHzスパンの綺麗なスペクトルをしております。

このVCOを制御するのは、AD9833のDDSと７４HC4046のPLL及び1/10分周を行う７４HC4017です。VCOは30MHzから31MHzを発振しますが、DDSはその1/10となる3.0MHzから3.1MHzを1Hzステップで発生させます。そして、これらをコントロールするのに、PIC24FJ64GA004を使います。　

このマイコンはトランシーバーとしてのLCDディスプレイも処理しますので、44pinのQFPタイプです。　このPICによるSPIのマスター動作は初めてで、PIC24FJ用日本語のSPI解説書通りソフトを組んでも、まともに動作せず、左上の波形が得られるように適当に作りましたが、安定に動作しています。

右上の歪んだ正弦波はDDSからの3MHz出力でPLL　ICのSIGin端子へ入力されます。　右下の方形波はVCOの30MHzを1/10に分周した信号で、PLL　ICのCOMPin端子へ入力されます。

マイコンのソースコードを以下に示しますが、完成しているのは、LCDドライブとDDSのコントロール部分のみで、受信用のDSP（i2C）は未検証です。

AM_TRX50MHz.cをダウンロード

上の段がマイコンとDDS及びPLL回路が実装された基板。　下の段がVCO回路のみの基板です。 VCO出力段に5次のLPFも実装されております。

左上が、VCOタンク回路の出力波形、右上がそのスペクトルです。　最終段のLPFの前から取ったものです。　

上の波形とスペクトルが最終段のLPFを通った後のものです。

30MHzの隣接周波数に-60dBくらいのスプリアスが見えますが、これは、マイコン部分からVCO基板のハーネスにノイズが誘導しているもので、VCO基板を動かすと、増減します。　最終的には、送信機のファイナルと隔離する為、シールド構造にしますが、VCO基板そのものもシールド構造とすべく、最初から別基板として作ってあります。 下がそのVCOをシールドケースに収納したものです。

2019年2月追記

IF周波数20MHzは隣接スプリアスの関係でNGとなりました。　この為、IF周波数を26MHzか24MHzに変更する事にしました。　この対応でVFO周波数を23.5Mhzから30MHzまでの範囲に変更し、かつ回路構成も変更しました。

新しいブロックダイアグラム　TransciverBlockDia2.pdfをダウンロード

新しいVFO配線図　25MHz_DDS_PLL-VFO2.pdfをダウンロード

６ｍのAMトランシーバーの外観ケースの構想が固まったら、このシールド構造の設計を行う事にします。

その外観ケースはこれです。　これをどうやって無線機に仕上げるか！

DSP受信部とキャリア生成回路の製作に続く。

INDEXに戻る

カテゴリー<6m AM >

PLL方式のVFOがなんとか完成しましたので、これを送信機に接続して最終調整です。

最終調整と言っても、すでにいじる所は調整済みですので、動作確認のみになります。

左がPLL　VFOを送信機に接続した状態です。送信機のドライバー段の発熱が大きいので、シールドケースの天板は取り除いてあります。

無変調時の送信出力は12Wでした。　この出力は1時間くらいエージングすると10Wくらいまでダウンします。ドライバー段を扇風機で冷やすと、ゆっくりと12Wまで回復します。

PLL　VFOに変更した事によるスプリアスは以下のようになりました。

左上が1MHzスパンのスペクトルで、DDS　VFOの時有った240KHzのスプリアスは有りません。　また、PWM変調用の210KHzキャリア漏れも60dB以下まで減衰しています。　右上は、100KHzスパンですが、DDS　VFOの時有ったキャリア近傍のノイズベースのスプリアスも改善され、スペック内です。

左のスペクトルは200MHzスパンで、第3高調波までノイズに隠れて判りません。　4次以上の高調波も確認し、ノイズレベル以下でした。　これで、安心してTSSへ保障願いを出す事が出来ます。

左は、400Hzの最大変調状態です。PWM変調器の出力は電源電圧0Vから12Vをフルスイングしていますが、ドライバー段からの漏れが1.5Wほどありますので、写真のごとくキャリアがゼロになりません。　左の波形で、キャリアの幅が一番狭くなっている部分が1.7Wくらいの出力状態です。　この時、変調度計は98%くらいをさします。　しかし、ピーク値は無変調の1.8倍くらいですので、39Wくらいしか出ていないようです。　(13.8Vの電源ですが、変調PWM終段の内部電圧降下と、LPFによる電圧降下でRF段にかかるmax　DC電圧は12Vくらいです。）

この状態で音楽を変調してエージングを続けています。　変調度計の目盛が80%くらいまで振れる範囲では、歪感はほとんど有りません。　変調度計の針が90%を超えるくらいになると、聴感上の歪が感じられますが、音声としては全く問題ないレベルです。　この歪は、変調による歪ではなく、PWM発生器に内臓されている振幅制限回路（リミッター）の応答特性によるもののようです。　振幅変化が無い連続した正弦波の場合、オシロの波形で見ても、実際に音を聞いても歪感は有りません。　また、音量もSSB信号を聞いているときと同等ですので、交信には支障はないと思われます。

FT450のSメーターは変調がかかってもその振れは変わりませんが、FT991のSメーターは完全にプラス変調の振れを示します。　変調がかかると、Sひとつ分くらい大きく振れます。

PLL　VFOの側面をシールドする必要はなさそうですが、送信機の側面に近くなるPLL基板のみはシールドケースで覆うことにし、木製キャビネットに収納する事にします。　木製キャビネットは100円ショップで見つけた物入れです。

左上はシールドで覆われたPLL基板、右上は化粧パネルを張り付けたVFOの正面です。

エージングが2時間を過ぎたころ、突然、出力がダウンし、1W以下になってしまいました。　調べてみると、VFOの出力が極端に小さくなっています。　VFOの逓倍回路の基板に衝撃を与えると時々正常になりますが、その内、また出力小になります。　逓倍回路の20PF　トリーマーを回しても、同調点が有りません。　このトリーマーを取り外して、単体の容量をLCメーターで測定すると、2PFくらいを示し変化しません。　このトリーマーはセラミックの上に電極を蒸着したものでしたが、断線したみたいです。　代わりにPICの水晶発振周波数を微調整する為に手配しておいた20PFのトリーマーに交換しました。　このトリーマーは2個使っていますので、2個とも交換です。　新しいトリーマーで同調させた時、出力が12.5Wまで上昇しました。　左上がトリーマーを交換した逓倍回路の基板です。　今までの物は何か問題のあるトリーマーだったようです。　約30個、20年くらいジャンク箱の中にストックしていた物でしたが、全部廃棄しました。

ここまでの配線図　6m_AMTX_03.pdfをダウンロード

変調の周波数特性が、400Hzで-3dBと、低域をカットし過ぎた音質となっていましたので、100Hzで-3dBとなるようコンデンサC31とC51を変更しました。

PWM生成の為のキャリア（今回は210KHz）漏れを最少にする為の対策は、作成したインダクターの巻始めと巻終わりの距離をある程度確保するのが一番有効でした。少なくともコアの1/4くらい巻線なしの部分を作ると60dBの減衰量は容易に確保できる事が判りました。　その為にはなるべく直径の大きなコアが有利です。　

最終状態のVFO配線図　PLL_VFO_50MHz_2.pdfをダウンロード

TSSへ提出したブロックダイアグラム　6mAMTXblocgdiagram.pdfをダウンロード

TSSに申請してから2週間で承認が下り、総通に変更届を提出しました。 そして1週間後に審査終了となり、交信可能になりましたが。

２０１８年１１月

ドライバー段からのキャリア漏れの為、深い変調がかけられない問題の対策として、ファイナルだけでなく、ドライバー段にも変調をかけてみました。

左がその時の１KHｚ変調波形です。　キャリア出力は7Wまで下がりましたが、かなり深い変調がえられ、見た目、聞いた感じの歪もそれほど大きくなりませんでした。　実際の交信は出来ていませんが、12W　52%変調の信号と、7W　87%の変調信号、どちらが聴きやすいかを、ダミー抵抗へ出力した送信信号にて聞き比べた感じでは、後者の方に軍配があがります。

7W出力を少しでも上げる為、VFOの出力を40mWから80mWまで増加させましたが、出力は8Wどまりでした。　そこで、電圧ロスが多そうなPWMキャリアのLPFとなっているインダクターをフェライトに変え、導線の直径を2倍くらいに増やしてみました。　導線のＤＣ抵抗は確かに減少し、出力は9Wくらいまで上昇しましたが、音の歪は見た目も聞いた感じもかなり悪くなってしまいましたので、元に戻すハメに。

変調をドライバー段までかける、この変更でLPFの負荷抵抗が約半分になってしまいましたので、LPFの再計算を行い、得られたインダクタンスは33uHでしたが、カーボニルコアに1.25SQのりード線を巻けるだけ巻いたところ、27uHしか巻けませんでした。　コイルのインダクタを固定としてPWMのキャリア漏れを60dB以下にすべく、コンデンサの値を吟味しました。

吟味した結果、2段目のコイルの出力端に設けるコンデンサ容量は手持ちの関係で、7.7uFになりました。

そして、左上のスペクトルのごとく210KHzのキャリアもれは-70dBくらいまで対策できました。　この対策の為に追加した3.3uFのマイラーコンデンサは取り付ける場所が無く、終段のシールドケースに貼り付けてあります。

最終的な無変調キャリア出力は、1.25SQワイヤーのLPFが効いて、13.8Vの電源で9.5Wとなりましたが、実際の移動運用で、電源電圧が常時13.8Vという事はありえず、良くて13Vくらいですから、実際の運用状態での出力は8.5Wくらいです。

目標とした10Wキャリア出力には若干不足しますが、これを元の12Wに戻す為には、ドライバーやファイナルのFETの選定からやり直す必要がありそうという事が判ってきました。　この送信機に使っているMOS-FETはIRFI510ですが、これより新しいFETが無いかRSで探しましたが、コストパーフォーマンスの良いFETは見つかりませんでした。　従い、現時点では、ここで、目標達成とする事にしました。　将来、入力容量が小さく応答速度が20nsec以下のFETが出るまで待つ事にします。　　ちなみに、1石、40円のFET　FKI10531はTonとToffの合計の応答速度は16.7nsecで私が見つけたMOS-FETの中で最高のコストパーフォーマンスを有しておりますが、入力容量Cissが1530PFも有り、50MHzでは使えませんでした。

ドライバー段にも変調を掛けたことで、発熱量が減り、当初の予定通りシールドの天板も付ける事が出来るようになりました。　また、2時間くらいエージングしても出力の増減は有りません。

サンワサプライのマイクは中高域が全く伸びず、トランシーバー向きではない事が判りましたので、YAESUの無線機用のマイクに変更しました。　このマイクは、PTTスィッチ付でしたので、その機能を含めて回路変更を実施しています。 また、サンワサプライのマイクの中高域を伸ばす定数変更も実施していましたが、マイクを変更した後も、この定数変更はそのままにしてあります。

最終配線図　6m_AMTX_05.pdfをダウンロード

この送信機が完成しても、交信相手はいないのでは？という心配は現実になりそうです。　この送信機を製作し始めてから、度々6mをワッチしていますが、AMどころかSSBの局も聞こえません。　当地ではコンテスト以外の日に局を見つけるのは無理かも知れません。

平地では信号は聞こえませんので、いざこの送信機を持って山の上にでも移動するとき、受信用にFT450を持っていっても自作の意味が有りません。　そこでDC12Vで動作する、50MHzのAM専用受信機を作る事にしました。

ついでに移動用のアンテナも作りました。

2019年1月

念願のAM　2way　1st　QSOが実現しました。　約10Km離れたローカル局で、途中に山が有り、見通し距離では有りませんが、相手が59+、当局の信号は57で届いているとの事。　Sの差はキャリア出力の差です。　了解度が確保できていますので、やっと交信成功となりました。

このバンドで、セパレート式リグは使いにくい事を実感しましたので、この送信機と別に作成したDSPラジオ+クリコンによるトランシーバー化へトライする事にします。

50MHz AMトランシーバー（PLL VFO）へ続く。

INDEXに戻る

カテゴリー<6m AM >

50MHz　AM送信機用のVFOの製作です。

以前、7MHz用に原発振周波数が14MHzのPLL　VFOを作りましたが、200Wの出力がPLL回路に回り込み、PLLがロックしないという初歩的なトラブルで採用を諦め、ジャンク箱行となっていたユニットを探し出し、25MHzのVFOに再トライします。　25MHzを2逓倍して50MHzのVFOに仕上げるアイデアです。　25MHzは1KHzスパンで可変できますので、50MHzでは2KHzステップの周波数アップダウンですが、AMですので、不自由はないでしょう。　前回の失敗を繰り返さない為に、今度は送信機とはセパレートしたケースに収納し、シールドを確実にする事にします。

このPLLに使われているICは東芝のTC9256Pで、40MHzまで1KHzスパンで発振できます。　14MHzの周波数を25MHzに変更し、まずは、そのスペクトルを確認する事にしました。

25MHz用の回路図　PLL_VFO_25MHz.pdfをダウンロード

この回路による25MHzの信号スペクトルを確認しました。

左上が、スパン100MHzのスペクトルで左から25MHz基本波、真ん中が50MHzの第2高調波、右が75MHzの第3高調波です。　この出力の後で、2逓倍しますので、第3高調波はもう少し減衰させて置く必要がありそうです。　右上は10MHzスパンのスペクトルで余計なスプリアスは見えません。

左上が1MHzスパンのスペクトルで、DDSやPLL　ICに有ったスプリアスは有りません。　右上は100KHzスパンで、隣接スプリアスも問題有りません。　原発振回路は純粋なクラップ発振回路で有り、チップインダクタのQは35くらい、バリキャップのQも100以上ありますので、余計なスプリアスは全くありません。

ＰＬＬ　VFOの出力には、基本波より約10dB低い50MHzの第2高調波が含まれていますので、次の段でいきなり2逓倍し、50MHzを得る事にします。

左がこの逓倍回路です。ただし、50MHzのみを選択し、25MHzや75MHzの成分を抑圧する為には、タンク回路のQを確保してやる必要が有ります。

コイルはタップ付のインダクタンス可変式のケースに収まったトランスタイプがベストなのですが、残念ながら入手は無理ですので、カーボニルコア（型番不明）で作る事にしました。50MHzに共振させるLCは1uHと10PFくらいですから、1次側として１３ターン巻くと1.02uHとなりましたので、電源側から2ターンのところにタップを出し、これをコレクタに接続しました。この回路の出力インピーダンスは370Ωくらいです。　出力は2ターンのリンクコイルからとりだしますので、出力インピーダンスも370Ωくらいです。

左上がトランスの2次側の50MHz波形。右上がそのスペクトルです。　50MHz以外のスプリアスで、送信機のLPFでは除去が困難な25MHzと75MHzが-30dB程度まで抑制出来ましたが、まだ不十分ですので、この二つの周波数成分だけは、送信機に送り込む前に対策が必要です。

対策として、この逓倍回路の後段に50MHzのみを増幅するバッファアンプを挿入します。

まずは、最高のQが得られる無負荷状態で、このバッファアンプの出力のスペクトルを見てみる事にします。　これがNGなら根本的な再検討が必要です。

左上がVFO出力で少し歪んでいますが、10Vppあります。　右上はそのスペクトルで、25MHzの低調波はノイズに埋もれて見えません。　問題の75MHzは、-58dBくらいまで減衰しました。　この後のアンプでいくつかのタンク回路を通りますので、さらに10dB以上の減衰は容易です。　それ以上の高次のスプリアスは送信機終段に挿入されるLPFで除去されますので、問題なしです。

左の基板はこの逓倍回路の実装状態です。コイルとコイルの間に見える半固定抵抗は50MHzバッファー段の動作バイアスを調整して、75MHzレベルが最少になるように調整するものです。

PLL　VFOの全体の回路図　PLL_VFO_50MHz.pdfをダウンロード

一応、PLL　VFOとしての基本動作はOKとなりましたので、　これを送信機に接続した時の実負荷をシュミレーションし、かつ送信機が送信状態になっても、回り込みによる障害が起こらないようにシールドケースを検討する事にします。

左上が、25MHz　PLL　unit、真ん中が2逓倍回路、右上がこれらをケースの中に収納し、最終的には側面をシールド板で囲めるような構造にする予定です。

PLL VFOのフロントパネル部分と木製のキャビネットに収納した状態です。　フロントパネルは基板の銅箔面がむき出しですので、完成した暁には化粧パネルを張り付ける事にします。

この完成状態での出力は以下のようになりました。　実際の送信機を負荷として接続すると、出力段のQも下がり、出力レベルもダウンしますので、エミフォロのバッファー段を追加し、かつ出力インピーダンスも50Ωとしました。　下はその状態で50Ωの入力インピーダンスであるスペアナに接続した時のスペクトルです。

100KHzスパンの中の+/-15KHz付近が多少騒がしくなっていますが、一応スペック内です。

ここまでの配線図　PLL_VFO_50MHz_2.pdfをダウンロード　

ここまでの特性を得る為に、まずトランジスタの変更を行いました。　最初2SC3110というftが4GHzくらいの石を使いましたが、50MHzでのゲインが若干不足しているようで、2逓倍回路や次段の緩衝増幅の安定度がイマイチでした。　そこで、手持ちのNXP製のPBR951（ｆｔが８GHｚくらいで50MHzでのゲインは20dB）に変更した上で、緩衝増幅の動作安定の為、エミッタのパスコンを廃止し、かつ抵抗も微調しました。

さらに、この緩衝増幅回路のバイアス電流調整回路に加え、入力レベルも可変できるように1KΩの半固定抵抗を設け、25MHzと75MHz最少状態を調整できるようにしました。

また、アッセンブリ過程で、LCD駆動ノイズがロータリーエンコーダーの入力ラインや基板間のRF信号ラインに乗り、マイコンの誤動作やスペクトルの悪化を引き起こしていましたので、LCDドライブのハーネスは他の回路からなるべく隔離するような線処理を行っています。

PLL　VFOのソースファイルPLL_VFO_50MHz.cをダウンロード

機能的には、50MHｚから54MHzまでを2KHzスパンでカバーします。受信時に、回路をOFFする事も実験しましたが、送信開始時にタイムラグがどうしても出るので、受信時は表示周波数に200KHzプラスした周波数へシフトする事にしました。　出力が40mWくらいありますので、アンテナが接続されていなくても受信機（FT450)のSメーターはS9まで振ってしまいますので、その対策です。

これから、実際の送信機に接続して微調する事にします。

50MHz PWM変調方式　AM送信機 3 (完成)　　　へ続く

INDEXに戻る

カテゴリー<6m AM >

ブロック毎に作成してきた6m　AM送信機ですが、一応ファイナルのLPF以外、全て出そろいましたので、これを移動でも使える送信機に仕上げる事にします。

左上はMAX40W出力のPWM変調器、その右はPWM　LPFで2個のカーボニルコアで構成されます。　この下に横たわるシールドBOX内の回路がDDS　VFOの出力を10Wまで増幅するドライバー。　右側の放熱板を含むユニットがキャリア出力10W、最大ピーク電力40Wの50MHzアンプです。　その他に、コモンモード電源フィルター、50MHz　LPF、スタンバイコントロール回路などがありますが、これらを一つのシャーシの上に組み立てていく事にします。

以前、7MHz用50W　AM送信機に使ったシャーシの中に、50Wのパワーアンプだけが取り付けられた状態で物置に放置してありましたので、これから、５０WのRFアンプを取り去り、今回の50MHzユニットを実装する事にしました。

実装した各ユニットは単体では、動作確認出来ていますが、結合状態での確認はこれからです。

シャーシのサイズが先に決まっていますので、この中に納まるように、現物による配置検討を行い、外気温３７度の屋外で汗だくで加工を行い、やっと完成しました。

左上は、フロントパネル面ですが、電流計と変調度計は100uAの電流計をベースに目盛板を自作しました。　50MHz　ドライバーやファイナルステージがかなり大きくなり、シャーシの中にうまく収まりません。　この為、電源入力部分に挿入した5Aのコモンモードフィルターの上に、送受信切り替えのリレー基板を載せなんとか、全部を収納しましたが、50MHz　LPFは後日、そのサイズを含めて検討する事にします。

まだ、アンテナにはつなぎませんので、ダミー抵抗を接続して、変調の状態を調べる事にしました。

左上が400Hzの信号で変調した時の波形です。　この時の出力は10.6Wくらいを指しています。　この状態が最大変調度の状態で、　PWM　ICのリミッターが効いて、いくら入力を上げても変調はこれ以上深くなりません。　波形的には、物足りない感じがしますが、実際に音楽を変調すると、受信機（FT-450)からは、SSBの時と同等の音量で聞こえますので、実用上の問題は有りません。　左が音楽信号による変調波形です。　一応リミッターが効いており、これ以上、変調度は深くなりません。

この送信機のファイナルの電源電圧を0Vにして、送信状態にすると、出力が1.5Wくらい出ます。　ドライバー段の10W出力がファイナルをスルーして漏れてくるもので、変調波形の最小値がこれ以上小さくならない原因にもなっています。　ただし、波形を見ている限り、大きな歪はなく、実際に音楽を変調した場合でも歪感はありません。

左上は、この送信機の外部VFO、右上は、電源電流とエージング中の変調度です。　電流計は当初MAX15Aの目盛でしたが、実際の消費電流は13.8Vの電圧の時4Aくらいですので、MAX10Aの目盛に変更しました。　このアンプの計算上の効率はかなり悪いです。　その最大の原因はドライバー段が常時10Wで動作している事のようです。　現実に、ファイナルより、ドライバー段の発熱が大きくなっています。　この為、ドライバー段のシールドケースの天板は廃止しました。

ファイナルとアンテナ端子の間に挿入する50MHz用LPFを作成します。　いつものURLで計算した定数は次のようになりました。

 この計算結果から、両面基板を切り出して作成したLPFが以下になります。

コイル毎に両面基板によるシールド板で個室化し、三つの部屋にそれぞれコイルを置きます。　各壁を貫通する導体とケースグランドの間の静電容量は平均して2.7PFくらいでしたので、入力と出力端の壁には約22PFのコンデンサを付け、真ん中のコイルの両端には100PFのコンデンサを接続しています。　

当初、50.5MHzに於けるSWRは1.5くらいでした。　コンデンサはそのままで、コイルを伸ばしたり縮めたりして、SWR最少状態にカットアンドトライしました。　一応50MHz用のLPFですが、50MHz以下の周波数帯でのSWRは制限が有りませんので、とにかく50.5MHzでSWR最少になるよう調整します。　結果、SWR最少値が1.23となり、その時の真ん中のコイルは写真のごとくかなり小さいインダクタとなりました。　この状態でLPFのケースに蓋をかぶせ、導電糊の付いた銅箔テープで密閉しました。　この状態でのSWRは1.22となっていましたが、LPF無しの時のSWRが1.2くらいでしたので、ロスは少ないと思われます。　実際、LPF無のときの出力は10.5Wでしたが、このLPFを通すと、12Wになります。　多分、LPF無しのときの歪が上下非対称で、半端整流でレベルを検知していますので、上下非対称が改善された結果、真の出力を表示するようになったのでしょう。

完成したLPFをファイナルとアンテナリレーの間に実装しました。　ファイナルのタンク回路のバリコンのすぐ横に縦に配置しましたが、その間にには気持だけの銅板によるシールド板を取り付けてあります。 その状態でのアンテナ出力の高調波レベルが右側になります。　第2高調波は-63dBくらいに収まり、3次は-58dBくらい、4次以上の高調波は-65dB以上の減衰となっております。 これは、LPFのケースやファイナルのケースのアースを検討し、全ての高調波が-60dB以下になるようにします。

次にPWM変調のキャリア漏れを確認しました。

左上はアンテナ出力におけるPWMキャリア漏れです。　配線図通りの定数ですが、LPFの効果があまり出ていません。　それに、210KHzと240Khz付近に2本のスプリアスが有るのが気になります。　PWM変調回路のコイルとコンデンサを吟味したところ、RF段の電源インピーダンスが3.5Ωではなく5.5Ωである事がわかりましたので、コイルを少し大きくする必要が生じましたが、面倒なので、3次のLPFを4次LPFに変更したところ、右側のスプリアス特性となりました。　210KHzと420KHz付近の2本のスプリアスは無くなりましたが、240KHz付近のスプリアスは、しつこく残っています。　また、キャリア近傍の+/-15KHz付近もかなりのレベルのスプリアスが残り、明らかにスペックアウトです。

変調回路のGNDやパスコンを色々いじりましたが、この240KHz付近のスプリアスは一向に改善しません。

困り果てて、スプリアスがどこで発生しているか、終段から前段に向かってスペアナを接続替えしていくと、なんとDDS　VFOの出力で、この240KHzのスプリアスが出ておいるではありませんか。

以前、DDS　VFOのスプリアス検討を行いOKを出していましたが、240KHz付近と15KHz付近のスプリアスは未確認でした。

6mの送信機は多分OKレベルですが、DDS　VFOがまだNGである事が判った次第です。

とりあえず6m送信機はこのままで、再度50MHz用DDS　VFOを検討する事にします。

左は、その再検討の初日に、見つけた7MHz付近の周波数をDDSが出力したスペクトルです。　約240KHzのスプリアスはPLL　ICによるものとばかり考えていましたが、実は、DDSでも発生していました。　左の画像では+/-300KHz付近にスプリアスが見えますが、周波数を変えると、この300KHzの周波数もランダムに変化し、最もキャリアに隣接した場合200KHzを切る周波数で現れ、そのレベルはいつもキャリアのピークに対して-40dBくらいです。　この200-300KHz離れたスプリアスはDDSとＰＬＬが原因していますが、キャリア近傍のスプリアスはPLL　ICだけの原因のようです。　このようなスプリアスに対して、その技術力が信用できるアナログデバイス（アナデバ）の技術資料からも、ＰＬＬ　ＩＣのキャリア近傍のスプリアスを-60dB以下に抑制するのは、かなり困難である事が、うかがえます。　

かくして、AD9833による送信機用原発振器は実用不可との結論に至りました。　送信機は出来ましたがVFOがNGとなりましたので、クリスタルOSCか手作りのPLL　VFOを開発できるまで、オンエアどころか、TSSへの申請もお預けとなりました。

ここまでの配線図です。　6m_AMTX_02.pdfをダウンロード　

50MHz PWM変調方式　AM送信機 2 (PLL VFO)　へ続く。

INDEXに戻る

カテゴリー<6m AM >

6ｍ　AM送信機用のPWM方式変調回路を一から作ります。　7MHz用で最大ピーク出力800Wの変調回路を一度作っていますので、今回はピーク40Wであり、7MHz用をスケールダウンして作る事にします。　

PWM変調ICは秋月で購入したPAM8012というICを使います。　このICは以前、AMラジオのパワーアンプとして利用した事がありました。　7MHz用で使用したTPA2006との違いは、基板の占有面積が小さいというメリット以外に、内部に振幅制限回路が内臓されており、リミッターアンプのTA2011が不要になる事です。　ゲイン配分を最適化すると、かなりの範囲のレベルでPWMアンプの出力端の波形のクリップは起こらない回路が実現できそうです。　実際の予備検討でも、PWMアンプの前段がクリップするくらいの大入力でもPWM出力はクリップしませんでした。

もうひとつ、フォトカプラ―のICを高耐圧品に変える事です。　7MHz用で使ったTLP552のVCCは５Vで、変調終段をフロートする回路内に5Vの電源が必要でしたので、8Vの3端子レギュレーターとLEDでかろうじて5Vの電源を実現出来ていましたが、この５V電源回路を廃止するのが目的です。

選んだフォトカプラーはH11L2という品番で1MHzのクロックでも動作します。　そして、正弦波の1KHzを加えた状態では、オーディオ信号がクリップしない限り綺麗な波形をしていますが、一旦クリップすると、左の波形のごとく、かなりのスプリアスをまき散らす結果になりそうです。　原因は、ターンオンやタ－ンオフ時間が最大で4uSecもあり、これが為に、波形がクリップする状態での急激な変化に追い付いていけない事のようです。　フォトカプラ―を選定する時は、オーディオ信号がクリップする時のスプラッタを見ておかないとヤバイ事になります。　ところで、TLP552はすでに生産中止になっていますが、東芝は代替えとして、TLPN137を推奨しています。この代替え品の方がより高速です。　RSでバラ売りされています。

結局、H11L2は使えなくなりましたので、まだ手持ちしていたTLP552に戻し、5Vの3端子レギュレーターを追加しました。　FETドライバーはTC4422のままですが、このICの耐圧は16Vあり、変調終段のFKI10531のゲートソース間耐圧は+/-20Vありますので、安定化電源は5Vのみとして、従来あった8Vの3端子レギュレーターは廃止しました。

この変調回路の基板内に変調度計の回路も入れ込みましたので、回路図は一見複雑になった様に見えます。　6mAMTX_MOD180630.pdfをダウンロード

左上が変調回路全体の部品挿入面です。　右上がその裏側です。　小信号の部分は0.05mm厚の銅箔でGNDを結んでいますが、変調終段の大電流回路はGNDもホットも0.3mm厚の銅板を敷いて、回路が不安定にならないようにしています。

PWM出力のLPFですが、RFアンプの計算上のインピーダンスは3.45Ωとなりましたので、このインピーダンスで3次LPFを計算すると、以下のようになりました。

このLPFは計算通りに行かないと言う事は7MHzのAM送信機にて、経験済みですが、最初の取り掛かりが、どのくらいのインダクタンスが最良なのか判りませんので、まずは計算で得られた定数でコイルを作り、その後、聴感で決めていく事にします。

左は、計算通りに作成した2個の55uHのインダクターです。　LANケーブルから取り出したAWG24のツイスト線を、2重のままカーボニルコアに巻いたものです。　ほどけないようにビニールテープで巻いてありますが、実装段階では、もう少し綺麗に処理します。

計算上のコンデンサの値は9.2uFでしたが、手持ちの2.2uFマイラーコンデンサ4個をパラレルに接続し、8.8uFのコンデンサを実装しました。　RF回路が動作確認できるようになったら、LCの定数を吟味する事にします。

変調回路の周波数特性です。

赤がRF段につながるLPFの出力端に於ける周波数特性です。　青色は変調度計の周波数応答特性です。　1KHzをピークとして、300Hzから3KHzまでお椀型の特性をしており、音楽の音質には向きませんが、音声の了解度は電話機並みの特性をしております。

現状の配線図6m_AMTX_01.pdfをダウンロード 　（RF部は動作未確認）

今回、移動にも使えるという目標で、この送信機を設計していますので、ホームで使うダイナミックマイクは使えません。　そこで、携帯トランシーバー用のPTT付マイクをさがしましたが、これが以外と高価です。　インターネットショップを検索していると、サンワサプライのコンデンマイクで、MM-MC1というPC用のスタンドマイクが見つかりました。　価格は送料込で600円弱。　マイク出力に負荷抵抗となる2.2KΩ越しにDC4.5Vを加えると動作します。　感度は普通のダイナミックマイクと同じくらいですが、無指向性ですから、マイクボリュームを絞り気味にして使う事にします。　オシロをモニターとして、マイクから20cmくらいの距離から普通にしゃべって変調度計が80-90%くらいを指示するようにOPアンプのゲインを調整しました。

左は、この記事の中で紹介したサンワサプライのコンデンサマイクMM-MC1です。　このマイクは無線通信には向かないという事が判りましたので、レポートする事にします。

インターネットや単純に録音する高S/N環境で使う場合、周囲の高音域のノイズが邪魔になる為、高域カットを行うと了解度が向上する事は知られており、このマイクの周波数特性は、これを意識したもので、1KHz以上ではかなり高域カットを行っているようです。　ところが、この送信機では、3KHz以上の変調を極力抑える為に、3KHzのLPFを内臓させている事に加え、受信機のIFフィルターで高域をばっさりカットしていますので、マイク単体の高域カットと合わせて、了解度を著しく損なう音質になっています。　この為、S/Nの悪い無線環境では、かなり音量を上げないと、なに言っているのか良く判りません。　回路的に中高域を増強する手段をマイクアンプに追加して見ましたが、　この了解度の改善は不可能でした。　マイクを手で握りしめ、音響特性が変わるような細工をすると、中高域が出力されるようになるので、このマイクは構造的に中高域が減衰するような特性に設計されているようです。

以上のことから、このマイクは送信機用には不向きと判りましたので、YAESUのトランシーバー用に設計されたハンドマイクに変更しました。　このYAESUのマイクもコンデンサマイクですが、音質は、トランシバーで使用したとき、最適な音質になるよう設計されています。　

変調器も出来ましたので、電源や、スタンバイ回路、50MHz　LPFなどを実装する為に、シャーシ加工に取り掛かります。　50MHz PWM変調方式　AM送信機 1　へ続く。

INDEXに戻る

カテゴリー<6m AM >

6m　AM用の終段ステージはドライバー及びプリドライバーの検討が終わりましたので、次にDDSで作られた6.25MHzの信号を8逓倍して、50MHzを得る回路の検討です。

8倍逓倍はダイオードダブラーを3段シリーズに接続して8倍を得るつもりです。　回路は以前作成した、7MHzのVXO出力を14MHzに2逓倍する回路をベースに定数を最適化して実現します。

ｗ

８逓倍回路の回路図　6mTX_multi8.pdfをダウンロード

この回路図の各定数は50MHzを得るQ3までは、実際の値を示します。Q3から後段のプッシュプル回路はまだ実装されていません。

50Mhzで十分なゲインを得ようとすると、低周波用の2SC2712のようなｆｔが80MHzくらいのトランジスターでは、不十分で、ftがGHz台のトラジスターが必要となってきます。　GHz台のftを有する小信号用トランジスタのVCEは12Vかそれ以下の事が多く、後日、入手で困らないように5Vの電圧で動作させ、最後にファイナルステージの必要出力0.5Wを確保するようにします。

実験回路では、12.5MHzまでは、低周波用の2SC2712ですが、25MHz以上はNXP製のftが8GHzのトランジスターを使用しています。　このトランジスタは東芝やルネサスのGHz台のトランジスターに置き換えるのは簡単です。　各逓倍段で、ダイオードの負荷抵抗とエミッタ抵抗を吟味し、ベース抵抗は可変抵抗器で最適値を求め、固定抵抗に置き換えるとい作業で完結します。

各ステージの波形を以下に示します。

左上がDDSの出力の周波数6.25MHzでQ1のコレクタ波形です。　右上が、2逓倍した12.5MHzのQ4のコレクタ波形です。

左上がさらに2逓倍して25MHzになったQ2のコレクタ波形、右上が、最後の2逓倍で50MHzになったQ3のコレクタ波形です。

左はこのQ3のコレクタ波形のスイープ時間を10倍にしたもので、周期的に振幅が変化するAM変調がかかっています。　オシロのトリガは、一定のレベルでかかりますので、拡大すると、FM変調がかかっているように見えます。　この50MHzの信号を受信機で聞いた感じはCWやFMを含めた全モードで違和感はありませんでした。

この波形の状態の時の周波数スペクトルを見たのが左の画像です。

確かに50MHzの信号は生成されていますが、基本波となる6.25Mhzおきに、きれいにスプリアスが生じています。　これをフィルターで除去するのは、至難の業です。　ダイオードダブラーでは、効率よく逓倍ができますが、その波形をみている限り、2倍1段が実用レベルで、今回みたいに3段もシリーズに接続すると、手の付けようが有りません。

8倍逓倍の方法は、もっとスプリアスの少ない、PLL方式に切り替える事にし、PLL8倍逓倍ICを手配する事にします。

選んだPLL　ICは　ONセミコン（台湾）のNB3N2302。　RSで入手出来ます。

上が、このPLL　ICの回路図です。　4番ピンと5番ピンをH（５V)にすると、8倍の逓倍回路として動作します。

データシートを見ながら、ピッチ変換基板と蛇の目基板上に組み立て、テスト開始。

全く動作しません。　消費電流が60mAくらいになっています。データシートではMax50ｍA。　異常動作です。配線が間違っているのか、何度もテスターを使いチェックしましたが、異常は有りません。　しかし、入力をゼロにすると消費電流はゼロになります。　出力端子をオシロで見ていると、かなり小さいレベルでRF信号が見え、拡大すると、ロックしていないVCOの発振波形です。　かなり悩んだ末、判った事は、入力レベル不足であったという事です。データシートでは、入力Hレベルは2V以上となっていましたので、オシロで入力レベルをチェックしたのですが、オシロのレンジの読み間違いで、実際は2Vppしかなく、これに気付かなかったのが原因でした。

入力を4Vppまで上げると、PLLの出力レベルが大きくなり、ロックし、消費電流も13mAくらいに下がります。

50MHzのSSB受信機でビート音が綺麗に聞こえます。

上の左も右も50MHzで、オシロのsweepを変えただけです。　この状態でスペアナを接続してみました。

左上が50MHz出力のスペクトルです。右上はこのPLLの入力となるDDSの6.25MHz出力です。

50MHzのスプリアスに問題があります。50MHzのキャリアの両脇に約4MHzくらい離れてスプリアスが出ています。そのレベル差は-40dBくらいで、スプリアス規定でアウトです。　入力の6.25MHzにはこのようなスプリアスは無く、これは、PLLの内部で発生しているものです。

せっかく、ICを手配しましたが、このPLL　ICは使えない事が判りました。　RSで入手可能なPLL逓倍ICでMOQが2で1個260円というIDT（USA)製のICS501というのが見つかりました。　海外在庫との事で、日曜日の夜注文して、木曜日に届きました。　今回は緊急という事でこのICのみにしましたので、送料450円により、単価は約2倍になってしまいました。

 このICの周辺回路図です。パスコン以外何も有りません。

左上がエミフォロの出力波形で50MHzです。　右上は第3高調波まで見えるスペアナ画像です。センターが100MHzですから、左側の1本のスペクトルが50MHzで余計なスプリアスも、低調波も有りません。　第２、第3高調波がかなりのレベルでありますが、これは、終段のLPFで綺麗に除去できますので、全く問題有りません。

やっと8倍逓倍のVFOの目途が立ちましたので、これから、PWM変調回路の作成に移ります。

6m AM用変調回路（PWM方式） に続く。

キャリア周波数+/-500KHzのスプリアスを未確認でした。　これを確認した結果、AD9833を使ったDDS　VFOとPLL逓倍ICを使ったVFOは送信機には使えない事が判りました。　

左のスペクトルは、改めてDDS　VFOの50MHz出力を1MHzスパンで見た状態です。　キャリアから約250KHzの周波数でスプリアスが有り、かつこのレベルが送信機のスプリアス規定を満足しません。　また、キャリア近傍のノイズ状態のスプリアスもスペックが-60dBですから、これもNGです。

INDEXに戻る

カテゴリー<6m AM >

7MHzの200W　AM送信機が完成し、1st　QSOも終わりましたので、次のテーマとして6m用PWM　AM送信機と決めました。　技術的に目途が有る訳ではありませんが、途中で投げ出す事も可という条件で始める事にします。　ただ、このテーマの最大の問題は、もし首尾よく送信機が完成しても、交信する相手がいないという事ですが。　

目標は移動運用可能な、電源電圧DC13.8V、キャリア出力１０WのAM送信機とします。

以前私が勝手に定義した周波数限界（仕様書上で規定される総遅延時間の逆数）はとても50MHzには及ばず、せいぜい半分くらいしか確保できないようなFETでも50MHzのパワーアンプが可能なのかの実験です。 さらに、FETのゲートの入力容量が小さなFETは、Rdsが比較的大きく、13.8Vの電源では数Wしか出力できないとう現実もありますので、どこかで妥協点を探す必要があります。　これらを加味して素子選択を行います。

実験用のパワーアンプ回路図でず。AMTX_6m_PAmp.pdfをダウンロード

私が手持ちしているFETで、入力容量が小さく、最高の限界周波数、約21MHzのスペックを持つIRFI510（VISHAY製）のプッシュプル（PP）で回路を組みました。

左上がパワーアンプの部品挿入面、右上がそのチップ部品装着面です。部品実装状態は2パラプッシュプルですが、実際はシングルプッシュプルで配線されています。

限界周波数が目標50MHzの半分にも満たないFETですが、出力ゼロではなく、なにがしかの出力が得られます。　ただし、E級増幅はおろかC級増幅もできず、かろうじてB級増幅が位相遅延を起こしながら実現できているアンプです。

この状態でDC電源が供給可能な最大18.4Vで出力を測定してみました。

入力はFT450からキャリア注入しますが、シングルPPと2パラPPでは入力容量が異なりますので、そこは直列に挿入したトリーマーで調整し、いずれもSWR1.3以下で、2.2Wのドライブです。　ゲートにDCオフセットを加えて、無信号時のドレイン電流がゼロの範囲で、ゲート電圧が少しでも高くなるように半固定抵抗を調整する事にします。　

FETシングルのPPドライブで8Wの出力が得られました。　動作モードとしてはB級に近い状態です。　この動作モードのままで、2パラプッシュプルにしたら同じVDDで５Wしか出ません。　多分、入力回路や出力回路の容量が2倍になった事で、ゲートドライブ不足に加え、インピーダンス不整合と最大回路効率の条件のアンマッチから出力不足になった為と考えられます。　ここで、入力レベルを上げても出力は頭打ちでした。

次に、ゲートDCバイアスを調整して、アイドル電流が2石で190mAになるようなAB級動作にすると10Wの出力が得られました。　この動作モードはリニアアンプの世界ですが、目標とする40Wの出力はVDDを３７Vくらいまで上げないと実現できません。　出力トランスの2次側巻き数を2ターンから3ターンに増加させると、かえって出力が落ちてしまいました。

1個60円台の安いMOS-FETで50MHzのリニアアンプが出来る事は判りましたが、その時のVDDは車用バッテリーの13,8Vとはかけ離れており、今回のテーマである50MHzアンプは無理と諦める事にしました。　やはりここは移動運用が主になるカーバッテリーで、10WのAM送信機（ピーク40W）の実現に向けて再検討する事にします。

再検討するFETはFT450のドライバー段に使用されている三菱のRD16HHF1というHFパワーアンプ用FETです。　

データシートによれば、30MHzに於いて、DC12Vで16Wくらいの出力が得られると書かれており、何よりも現在量産中のFETであるという事です。　それに、価格が370円くらいと、この種のFETにしては、安く売られています。　これを4個ゲットし、今までの基板に実装してみる事にしました。

AMTX_6m_PAmp_RD16HHF1.pdfをダウンロード

左は、このFETをプッシュプル回路にして、実装した状態です。　このFETのフィンはソースになっており、放熱板に取り付ける時、絶縁の必要が有りません。もちろん、基板上でソースはGNDに接続しますが、3本足のセンターがソースに割り当てられていますので、基板内の配線も楽です。

この実験基板で、VDDを１２Vに固定し、50MHzの入力を加えた場合、C級やB級の動作では、出力はほとんど出ません。　データシートでは30MHzの0.6Wの信号でドライブし16W以上出力が出るとなっていますが、その時のIidleは0.5Aとなっています。　ただし、このデータシートの数値はシングル動作でプッシュプル動作ではありません。

これらの事を加味して、50MHzなら多少パワーは下がるだろうが、プッシュプルにしたら、16W以上は出るかも知れないと実験を開始したのでした。

結果は以下のようになりました。

三つのデータが有りますが、変更したパラメーターは出力トランスの巻き数比のみです。　そして、出力は2次側を2ターンの時が一番大きくなっていますが、2次側を1ターンにした時が効率が良いという結果が出ています。　これは、写真でも判るように、終段1次側コイルを通常のAWG24ワイヤーで作ってあり、パワーアンプで良く使うパイプ状のコイルになっていません。　コイルをパイプ状にする理由は表皮効果による高周波抵抗を小さくするのが目的ですので、現在の1次コイルの高周波抵抗はかなり大きく、効率最大と出力最大が大幅にずれてしまっているのでは思われます。

ここで、ひとつヒントが得られましたので、7MHzのパワーアンプで採用したような、パイプ構造のメガネコアを作る事にします。

この6m用メガネコアは銅パイプとガラエポ両面基板で作る事にしました。銅パイプも基板もフェライトコアをビニールテープで固めた後、寸法を測り加工しています。 コアは手持ちの分割コアで、プラスチックカバーにはKRFC-6というマーキングが有りましたので、北川工業の10MHz～50MHz用のコアでした。

左はこのメガネコアを基板上に実装した状態です。　出力トランスの2次側に従来直列共振によるタンク回路を挿入していましたが、トランス1次側のインピーダンスが低下した事が影響して、直列共振状態の時のミスマッチが増大し、共振ポイントが判らなくなりましたので、出力はT型インピーダンス変換回路に変更しました。

AMTX_6m_PAmp_RD_PiOut.pdfをダウンロード

また、出力トランスの2次側を１，２，３ターンと変化させますが、都度、最大出力になるようTマッチ回路を調整しました。

結果は下の表の通りで、パイプによる高周波抵抗の抑制がかなり効いて、やっと、2次側3ターンの時の出力が最大となりました。

この回路構成でRF入力を2Wまで大きくしても出力は変化なしです。　ちなみに、2次側巻線を3ターンとした状態で、VDDを6.9Vまで下げると、出力は6Wとなりました。　AM送信機の場合、VDDの2乗に比例して、出力が変化する必要がありますが、現在の状態では、AM送信機にはなりません。　目標は6.9VのVDDで10W、13.8Vのとき40Wの出力ですから、まだまだ目標には遠いです。

FETそのものの限界なのか？　回路構成が悪いのか？　試に周波数を28MHzして実験してみました。

VDD 12Vにて17Wが最高でした。　このFETのデータシートにあるのは、かなり大きなストリップラインを使ったQの高い30MHzオンリーの回路でのテストケースであり、私が手配できる汎用のフェライトコアを使った広帯域アンプでは、やっとこれくらいが最高出力なのかも知れません。　もちろん、VDDを上げて、放熱効果も良くすれば、50W以上の出力も簡単にだせそうですが、１２Vではここまでが限界のようです。

また、50MHzに戻し、出力トランスの2次側を3ターン、ドレインの電圧波形が最適になるように、ドレインソース間に470PFを追加、かつアイドル電流を2石合計にて0.55Aまで増加させたら

6.9V　: 8W   8V : 10W  12V : 16W となりましたが、VDDに対するリニアリティは全くダメでした。　三菱が公開しているVｄ対Poのデータを見ても、これはもう改善の見込みはなさそうです。　結局、この三菱のFETによるAM用パワーアンプは諦める事にします。

この検討を行った時の回路図です。　AMTX_6m_PAmp_RD_180428.pdfをダウンロード

-

今回の検討で、メガネコアのパイプ状の1次コイルは、かなりロスを改善する事が判りましたので、一度諦めた、IRFI510によるプッシュプルアンプを再検討する事にします。　

再検討のIRFI510による回路図AMTX_6m_PAmp_IRFI510_180503.pdfをダウンロード

このFETのゲートに関する制限はVgが+/-20V以下という以外、三菱のFETのような入力パワーの制限は有りませんので、入力のATTは廃止し、入力も出力もパイプ導体のメガネコアとする為、出力側のコアはNECトーキンのESD-R-17S-1、入力側は同じくNECトーキンのESD-R-12C-2（入力側に塗装品を使ったのは手持ちの関係で他意はありません）をそれぞれ2個づつ使用し、0.3mm厚の銅板を丸めてパイプ状にしてあります。　このNECトーキンのコアは10MHz～100MHz用ですので、50MHzでは、最もロスが少なくなる事を期待したいと思います。

当初、入力側に付いていたトリーマーはショート状態の方が良いので、ショートしてあります。この状態での入力のSWRは1.2以下です。　出力側の2次巻線は2ターンより3ターンの方が良くなりました。　また出力ラインの直列共振コイルは0.1uHくらいまで小さくしました。

左は、FETとメガネコアを載せ替え、検討を行っている状態です。

電源電圧対出力のデータを取り始めると、アイドル電流を増やした場合、高いVddの時の電圧対出力の関係が崩れやすくなる事が判りましたので、アイドル電流が流れている状態から、次第にゲートバイアス電圧を下げ、ちょうど流れなくなる電圧に設定してあります。　ゲートバイアスは約2Vで、動作的にはB級アンプとなります。

検討をしていく中で、電源ONした直後は大きな出力になり、次第に出力が下がる現象が起こります。　熱の影響があるかも知れないと扇風機で仰ぎながらデータ取りを行いましたが、得られたデータはこの下がって一定になった時のパワーです。

上のデータの中で、上2段分は、トランスによる損失が有るかも知れないと、出力回路をトランスではなくチョークコイルとして、C結にて出力を取り出した時のものです。　初回の時より大幅に改善していますが、流れているIdの値から、出力インピーダンスがかなり高い状態での動作になっており、FETがもつドライブ能力ぎりぎりを引き出している状態ではなさそうです。

メガネコアと書かれた段が、入力も出力も前述のメガネコアに換えたもので、18.4VのVddで34Wも出ています。　13.8Vで40Wは無理のようですので、最悪、DC/DCコンバーターによる電圧アップで解決する事も視野にいれます。

上のグラフは、メガネコアを使った状態で、電源電圧を変化させた時の出力データです。青色が入力2.2W固定、赤色が入力5W固定です。　緑の線は、電源電圧の2乗に比例した出力のカーブです。　本来は赤も青の線も緑の線に重なる必要がありますが、そうなっていません。　ただ、入力レベルを上げると理想カーブに近づくのではないかと思われます。　そこで、入力を10Wまで上げてみました。

電源の関係でVdd　6.9Vと13.8Vのデータしかありませんが、　13.8Vで31Wの出力があり、かつこの時の効率が75%まで向上しています。　5W入力時のVdd 13.8Vのときの出力は23Wでしたので、かなり理想に近づいて来ました。　現在、シングルプッシュプルですので、2パラプッシュにしたら、もしかしたら？と実験しましたが、13.8Vで30Wしか出ませんでした。　しかも電流は3.5Aくらい流れていましたので、効率も出力もダメと言う事でした。

平均出力10WのAM送信機のファイナル段の入力ドライブ電力を10Wまで上げると安い、１０石で615円（61.5円/１石）の、DCDC電源用FETでも50MHzでPWM変調のAM送信機を作るれる可能性が出てきました。　これは面白くなってきました。　終段ドライブ用として10Wのアンプを検討する事にします。

ドライバーとしての10Wアンプは、リニアリティは必要ありませんので、ゲインだけは稼げるRD16HHF1にしました。

7MHzの時のパワーアンプと同様に放熱板の上に、両面基板を敷いて、その上に立体的に回路を組みました。　この状態で、初段のドライバは１２V駆動ですが、電流は1.5Aくらい流れて、終段のゲート電圧の波高値が+/-10Vくらいありますので、終段はほぼ10W近くでドライブされているようです。　

終段の電源電圧を6.9Vとした時の出力は10Wで電流は2.72A流れていました。効率は53%くらいです。

当初、ドライバー段に入力を加えた後、入力をOFFとしても、電流が流れ続きます。自己発振を起こしている状態でしたので、ドライバー段のドレインからゲートへCRによる負帰還をかけ、発振防止を施しています。

この状態での配線図です。AMTX_6m_PAmp_IRFI510_180509.pdfをダウンロード

期待しながら、13.8vの電源を確保し、送信ONすると、15Wしか出ません。　オシロでゲートやドレインの波形をチェックすると、もう50MHzの信号はどこへ行ったんだと言わんばかりのリンギング波形です。

ドライバー単独の場合、きれいな波形を見る事ができますが、終段回路が動作した途端、第2か第3高調波だらけの波形で、完全に増幅動作は麻痺していました。　やはり、50MHzともなると、7MHzのようにはいかないという事が良く判りました。　パワーアンプの構造を最初からやり直す事にします。

上のアンプが40W出力を狙う終段ステージです。　13.8Vの電源を使い、8W入力で35Wくらいを出力できます。　ただ、出力段の直列共振回路がうまく機能しません。10Wくらいの出力では、バリコンの回転に応じて出力が変化し、それなりの共振ポイントが得られますが、35W出力では、10Wの時の同調ポイントは変わらないのですが、ほとんどピークが判りません。極端にQが下がった状態です。

下の写真は、10W出力を狙うドライバーステージです。　最大出力は１２V電源で12Wくらい有り、この時の入力は0.5Wくらいです。　ただし、入力のSWRは３くらいでアンマッチですが、実際の回路では、この前にDDSからの信号を8倍する逓倍回路が挿入されますので、問題ないでしょう。　このドライバーも出力が３Wくらいの場合、出力の直列共振回路は正常に機能しますが、12W出力の場合、終段ステージと同様、共振ポイントが見つかりません。

ふたつのアンプで出力の差があるにせよ、フルパワーの時、出力共振回路のQが大幅に落ちるのは、メガネコアの直流重畳による飽和ではないかと思われます。　丸1日かけて、作り直した終段とドライバーのステージですが、再度メガネコアから作り直す事にします。　

ドライバー段のメガネコアは現在終段に使っているESD-R-17S-1　のコアをドライバー段に移し替え、0.5W入力で12Wの出力を確保しました。　終段には、新たに、ESD-R-26Sというコア2個でメガネコアを作り実装し、40Wの出力を確保しました。　いずれの最大出力の状態でも、50MHzの共振動作が得られます。

上の写真がメガネコアを載せ替えた12Wドライバー。　下の写真が新たにメガネコアを作った40Wファイナルです。 この回路では、電源ON直後に出力が大きく、時間が経つにつれ出力が下がる現象は有りません。　以前、この現象が顕著に生じていましたが、今は反対に電源ON直後数秒間は出力が増加しています。　出力が増加するのは、回路全体の調整ポイントが多少ずれているのが原因と考えられますが、最大の原因であった出力トランスの磁気飽和（DC電流とコアの発熱が最大の原因）は解消されたようです。

回路図6mpd180520.pdfをダウンロード

次に、このドライバーをDDS　VFOからドライブするプリドライバーの検討です。　DDS　VFOの出力は50Ωの出力インピーダンスで40mWしか有りませんので、これを0.5W近くまで増幅する必要があります。　この回路として、Pcが2WクラスのRFトランジスタを探しましたが、いいのが見つかりません。　よって、このプリドライバーもRD16HHF1を使用しますが、シングルアンプとする事にしました。　このアンプで出力0.4Wほど確保するにはA級増幅するしかなく、放熱板が無い状態で、フィンがあっちちになります。　結局このプリドライバーもドライバー段と同じような構造で、下の写真のようになりました。

左下の横向き基板がDDS　VFOの出力を0.4Wまで増幅するプリドライバー。　真ん中の横向き基板が0.4Wの入力を10Wまで増幅するドライバー。　右側の縦向きの基板がファイナルで10Wを40Wまで増幅します。　この回路が40W出力している時の全体の消費電流は10Aくらいになっています。

上の写真は、とりあえず、アルミシャーシの上に並べただけで、手を近づけたり、物を動かすと出力レベルや高調波レベルが変わり不安定ですので、これら3つの回路をシールドケースの中に収めるようにします。

出力はVDD=6.9Vのとき、12W。VDD=13.8Vのとき、41Wとなりました。

肝心な電源電圧対出力特性ですが、左のグラフのようになりました。　緑の線が、完全なリニアリティ曲線で、赤の曲線がこのアンプの実測値です。　33W出力当たりまでは、ほぼ理想のカーブをしておりますが、それ以上の出力になると、パワーが伸びません。　また、低いVDDの場合、ゲートからドレインへのパワーの漏れが影響して、理想より大きい出力となっています。

この特性のアンプにAM変調を掛けたとき、約85%の変調度までは、ほぼリニアですが、最大変調度は92%程度となり、85%から92%までの波形は次第につぶれるようになります。　また、いくら変調度を上げても、キャリアはゼロにはならないというデータです。　このような特性のRFアンプにAM変調を掛けた場合、どのくらいの音質になるかは、PWM変調器を作ってから確認する事にします。　一応の目標は、80%くらいの変調度で、音楽がちゃんと聴ける程度とします。

RFブロックの回路図AMTX_6m_PAmp_40W180610.pdfをダウンロード

次は、DDS　VFOから、このプリドライバーをドライブする8倍逓倍回路の製作にかかります。

6.25MHzのDDS出力を50MHzまで逓倍し、このパワーアンプをドライブする8倍　逓倍回路へ続く。

このアンプを改善の為に再検討した続きはこちらです。

INDEXに戻る